公开(公告)号：CN100362660C

公开(公告)日：2008-01-16

申请号：CN03825573.1

申请日：2003-04-24

Applicant: 富士通株式会社

Inventor： 和泉宇俊 ,  斋藤仁 ,  佐次田直也 ,  西乡薰 ,  永井孝一

IPC: H01L27/105 ,  H01L27/108 ,  H01L21/8242 ,  H01L21/8232

CPC classification number: H01L23/3192 ,  H01L21/76829 ,  H01L27/11502 ,  H01L27/11507 ,  H01L28/57 ,  H01L2924/0002 ,  H01L2924/19041 ,  H01L2924/00

Abstract: 在形成强电介质电容器(23)后，通过高密度等离子CVD法或常压CVD法形成表面的倾斜度小的绝缘膜(24)。然后在绝缘膜(24)上形成氧化铝膜(25)。按照这样的方法，不会发生氧化膜(25)的覆盖范围低的问题，并且可以确实保护强电介质电容器(23)。

公开(公告)号：CN1954430A

公开(公告)日：2007-04-25

申请号：CN200480043079.0

申请日：2004-07-27

Applicant: 富士通株式会社

Inventor： 和泉宇俊

IPC: H01L27/105

CPC classification number: H01L27/11507 ,  H01L27/10852 ,  H01L27/11502 ,  H01L28/55 ,  H01L28/65

Abstract: 提供一种能够抑制氧化物电介质电容器的特性劣化、抑制空隙产生并填充电容器间、电极间的间隙的半导体装置的制造方法。半导体装置的制造方法包括以下工序：(a)准备在形成了半导体元件的半导体基板上方形成了氧化物电介质电容器的基板的工序；(b)覆盖上述氧化物电介质电容器而以第一条件的高密度等离子体(HDP)CVD堆积氧化硅膜的工序；(c)，在上述工序(b)之后，以比上述第一条件提高了高频偏压的第二条件的HDPCVD来堆积氧化硅膜。

公开(公告)号：CN1714452A

公开(公告)日：2005-12-28

申请号：CN03825573.1

申请日：2003-04-24

Applicant: 富士通株式会社

Inventor： 和泉宇俊 ,  斋藤仁 ,  佐次田直也 ,  西乡薰 ,  永井孝一

IPC: H01L27/105 ,  H01L27/108 ,  H01L21/8242

CPC classification number: H01L23/3192 ,  H01L21/76829 ,  H01L27/11502 ,  H01L27/11507 ,  H01L28/57 ,  H01L2924/0002 ,  H01L2924/19041 ,  H01L2924/00

Abstract: 在形成强电介质电容器(23)后，通过高密度等离子CVD法或常压CVD法形成表面的倾斜度小的绝缘膜(24)。然后在绝缘膜(24)上形成氧化铝膜(25)。按照这样的方法，不会发生氧化膜(25)的覆盖范围低的问题，并且可以确实保护强电介质电容器(23)。

公开(公告)号：CN101246890A

公开(公告)日：2008-08-20

申请号：CN200810005644.4

申请日：2008-02-14

Applicant: 富士通株式会社

Inventor： 土手晓 ,  和泉宇俊

IPC: H01L27/115 ,  H01L23/00 ,  H01L23/522 ,  H01L21/8247 ,  H01L21/8246 ,  H01L21/768

CPC classification number: H01L27/11507 ,  H01L27/11502 ,  H01L28/55

Abstract: 本发明提供一种半导体器件，其具有：含铁电膜的铁电电容器，具有形成在所述铁电电容器上的第一层的层间绝缘膜，连接到所述铁电电容器的插塞和布线，以及在所述铁电电容器邻近处的虚置插塞。本发明还提供上述半导体器件的制造方法。利用本发明的半导体器件制造方法，可以实现一种FeRAM，其中由氢气和潮气造成的铁电电容器的性能下降能够被有效抑制。另外，按照本发明，抑制铁电电容器性能下降的FeRAM可以在不增加制造步骤数量的情况下形成。

公开(公告)号：CN1877841A

公开(公告)日：2006-12-13

申请号：CN200510107113.2

申请日：2005-09-28

Applicant: 富士通株式会社

Inventor： 和泉宇俊

IPC: H01L27/105 ,  H01L27/108 ,  H01L21/8239 ,  H01L21/8242

CPC classification number: H01L21/31612 ,  C23C16/401 ,  C23C16/56 ,  H01L21/02164 ,  H01L21/02274 ,  H01L21/0234 ,  H01L21/02362 ,  H01L21/3105 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76834 ,  H01L27/115 ,  H01L27/11502 ,  H01L27/11507 ,  H01L28/57 ,  H01L28/65

Abstract: 本发明提供一种具有以氢扩散阻挡膜覆盖的层间绝缘膜的半导体器件及其制造方法。在半导体衬底上形成由绝缘材料制成的层间绝缘膜。在层间绝缘膜上形成氢扩散阻挡膜，该氢扩散阻挡膜由氢扩散阻挡能力高于层间绝缘膜材料的材料制成。对形成有层间绝缘膜和氢扩散阻挡膜的半导体衬底进行热处理。在形成层间绝缘膜的过程中，在水分含量等于或小于5×10－3g/cm3的条件下形成层间绝缘膜。即使在形成氢扩散阻挡膜之后进行退火处理，也难以在下面的层间绝缘膜中形成裂缝。

公开(公告)号：CN1860608A

公开(公告)日：2006-11-08

申请号：CN200380110628.7

申请日：2003-12-26

Applicant: 富士通株式会社

Inventor： 和泉宇俊

IPC: H01L27/10 ,  H01L27/105

CPC classification number: H01L28/57

Abstract: 本发明的课题在于通过防止氢或H2O的扩散，防止铁电电容器的老化，来提供一种具有高质量的铁电电容器的半导体装置。因此，本发明提供的半导体装置，其具有在基板上形成的铁电电容器与在该铁电电容器上形成的布线结构，其特征在于，该布线结构含有层间绝缘层及在该层间绝缘层中形成的Cu布线部，以面向上述层间绝缘层的方式，形成含有防止氢扩散层的蚀刻阻止层。

公开(公告)号：CN101388358A

公开(公告)日：2009-03-18

申请号：CN200810149007.4

申请日：2005-09-28

Applicant: 富士通株式会社

Inventor： 和泉宇俊

IPC: H01L21/768 ,  H01L21/316

CPC classification number: H01L21/31612 ,  C23C16/401 ,  C23C16/56 ,  H01L21/02164 ,  H01L21/02274 ,  H01L21/0234 ,  H01L21/02362 ,  H01L21/3105 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76834 ,  H01L27/115 ,  H01L27/11502 ,  H01L27/11507 ,  H01L28/57 ,  H01L28/65

Abstract: 本发明提供一种具有以氢扩散阻挡膜覆盖的层间绝缘膜的半导体器件的制造方法。在半导体衬底上形成由绝缘材料制成的层间绝缘膜。在层间绝缘膜上形成氢扩散阻挡膜，该氢扩散阻挡膜由氢扩散阻挡能力高于层间绝缘膜材料的材料制成。对形成有层间绝缘膜和氢扩散阻挡膜的半导体衬底进行热处理。在形成层间绝缘膜的过程中，在水分含量等于或小于5×10－3g/cm3的条件下形成层间绝缘膜。即使在形成氢扩散阻挡膜之后进行退火处理，也难以在下面的层间绝缘膜中形成裂缝。

公开(公告)号：CN101051627A

公开(公告)日：2007-10-10

申请号：CN200710104102.8

申请日：2003-04-24

Applicant: 富士通株式会社

Inventor： 和泉宇俊 ,  斋藤仁 ,  佐次田直也 ,  西乡薰 ,  永井孝一

IPC: H01L23/00 ,  H01L23/485 ,  H01L23/522 ,  H01L21/60 ,  H01L21/768 ,  H01L21/314

CPC classification number: H01L2924/0002 ,  H01L2924/00

Abstract: 在半导体基板上形成半导体元件后，在上述半导体元件的上方形成一个或两个以上的配线层。接着，在最上配线层的上方形成防止水分进入到其下层侧的水分进入防止膜。并且，在上述水分进入防止膜的上方，形成与上述半导体元件连接的焊盘按照这样的方法，可以更可靠地防止水分进入半导体元件中。

公开(公告)号：CN1914734A

公开(公告)日：2007-02-14

申请号：CN200480041326.3

申请日：2004-04-14

Applicant: 富士通株式会社

Inventor： 和泉宇俊

IPC: H01L27/105 ,  H01L21/768

CPC classification number: H01L27/11507 ,  H01L21/76826 ,  H01L21/76828 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/76834 ,  H01L23/53238 ,  H01L23/53295 ,  H01L27/11502 ,  H01L28/57 ,  H01L28/65 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 在形成覆盖强电介质电容器的层间绝缘膜(14)后，形成氢扩散防止膜(18)、蚀刻阻止膜(19)以及层间绝缘膜(20)。然后，通过单金银线织法，在层间绝缘膜(20)内，形成具有TaN膜(21)(势垒金属膜)以及Cu膜(22)的配线。其后，进一步通过双金银线织法，形成具有Cu膜(29)的配线以及具有Cu膜(36)的配线等。

公开(公告)号：CN1808717A

公开(公告)日：2006-07-26

申请号：CN200510072992.X

申请日：2005-05-25

Applicant: 富士通株式会社

Inventor： 彦坂幸信 ,  藤木充司 ,  和泉宇俊 ,  佐次田直也 ,  土手晓

IPC: H01L27/105 ,  H01L21/82

CPC classification number: H01L27/11507 ,  H01L21/76816 ,  H01L21/76832 ,  H01L21/7687 ,  H01L27/11502 ,  H01L28/57

Abstract: 本发明提供一种半导体器件，包括：半导体衬底；MOS晶体管，形成在所述半导体衬底中，并具有绝缘栅以及所述绝缘栅两侧的源/漏区；铁电电容器，形成在所述半导体衬底上方，并具有下电极、铁电层及上电极；金属膜，形成在所述上电极上，并且其厚度为所述上电极厚度的一半或更薄；层间绝缘膜，埋置所述铁电电容器及所述金属膜；导电栓，形成为穿过所述层间绝缘膜、到达所述金属膜，并包括导电胶膜和钨体；以及铝接线，形成在所述层间绝缘膜上，并连接至所述导电栓。本发明解决了在F电容器上采用W栓而可能产生的靠近上电极接触的新问题。