公开(公告)号：CN103155111A

公开(公告)日：2013-06-12

申请号：CN201180048141.5

申请日：2011-10-03

Applicant: 国际商业机器公司 ,  JSR株式会社

Inventor： J·B·常 ,  L·查恩斯 ,  J·E·康明斯 ,  M·A·古罗恩 ,  L·J·胡卡 ,  D·科里 ,  金野智久 ,  M·克里希南 ,  M·F·罗法洛 ,  J·W·那拉克斯基 ,  野田昌宏 ,  D·K·潘尼加拉帕提 ,  山中达也

IPC: H01L21/304 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/31053 ,  H01L29/517 ,  H01L29/6653 ,  H01L29/66545

Abstract: 一种平面化方法包括在第一化学机械抛光步骤中对半导体晶片进行平面化，以去除覆盖层并将顶层平面化，在下伏层上方留下一厚度的顶层材料。在第二化学机械抛光步骤中对所述顶层材料进行平面化，以进一步去除所述顶层，并使第二材料和第三材料的下伏层暴露，使得所述顶层材料对所述第二材料、对所述第三材料的选择比介于约1:1:1至约2:1:1之间，以提供平面的形貌。

公开(公告)号：CN103155111B

公开(公告)日：2016-02-17

申请号：CN201180048141.5

申请日：2011-10-03

Applicant: 国际商业机器公司 ,  JSR株式会社

Inventor： J·B·常 ,  L·查恩斯 ,  J·E·康明斯 ,  M·A·古罗恩 ,  L·J·胡卡 ,  D·科里 ,  金野智久 ,  M·克里希南 ,  M·F·罗法洛 ,  J·W·那拉克斯基 ,  野田昌宏 ,  D·K·潘尼加拉帕提 ,  山中达也

IPC: H01L21/304 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/31053 ,  H01L29/517 ,  H01L29/6653 ,  H01L29/66545

Abstract: 一种平面化方法包括在第一化学机械抛光步骤中对半导体晶片进行平面化，以去除覆盖层并将顶层平面化，在下伏层上方留下一厚度的顶层材料。在第二化学机械抛光步骤中对所述顶层材料进行平面化，以进一步去除所述顶层，并使第二材料和第三材料的下伏层暴露，使得所述顶层材料对所述第二材料、对所述第三材料的选择比介于约1:1:1至约2:1:1之间，以提供平面的形貌。

公开(公告)号：CN105845622B

公开(公告)日：2019-08-06

申请号：CN201610066551.7

申请日：2016-01-29

Applicant: 国际商业机器公司

Inventor： 张慎明 ,  M·A·古罗恩 ,  宫副裕之 ,  A·M·皮茨那 ,  蔡欣妤

IPC: H01L21/768 ,  H01L21/28 ,  H01L29/40 ,  H01L29/41

CPC classification number: H01L21/76877 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/76816 ,  H01L21/7684 ,  H01L21/76864 ,  H01L23/528 ,  H01L45/06 ,  H01L45/1226 ,  H01L45/1253 ,  H01L45/16

Abstract: 本发明涉及半导体结构及其形成方法。提供包括交替的第一U形电极和第二U形电极、以及将第一和第二U形电极互连的接触衬垫的结构。每个第一U形电极包括通过位于衬底的一端的弯折部而连接的基本平行的直部。每个第二U形电极包括通过位于衬底的相反另一端的弯折部而连接的基本平行的直部。邻近的第一和第二U形电极的每个相邻的直部构成具有亚光刻间距的电极对。每个接触衬垫与第一和第二U形电极中的一个的弯折部重叠并且接触。

公开(公告)号：CN103403858A

公开(公告)日：2013-11-20

申请号：CN201280011970.0

申请日：2012-02-16

Applicant: 国际商业机器公司

Inventor： S·L·布朗 ,  J·布吕莱 ,  C·小卡布拉尔 ,  S·卡勒伽里 ,  M·M·弗兰克 ,  M·A·古罗恩 ,  M·霍普斯塔肯 ,  V·纳拉亚南 ,  K·黄洸汉

IPC: H01L21/70 ,  C23C14/06 ,  H01L21/28

CPC classification number: H01L29/4966 ,  H01L21/28088 ,  H01L23/53266 ,  H01L29/517 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 层叠结构和半导体器件以及制造层叠结构和半导体器件的方法。该层叠结构包括：基底层，其包括含有氮化钛、氮化钽或它们的组合的材料；导电层，其包括含有氮化钽铝、氮化钛铝、氮化钽硅、氮化钛硅、氮化钽铪、氮化钛铪、氮化铪、碳化铪、碳化钽、氮化钒、氮化铌或它们的任何组合的材料；以及钨层。该半导体器件包括：半导体衬底；基底层；导电层；以及钨层。

公开(公告)号：CN104040705B

公开(公告)日：2016-11-16

申请号：CN201280066327.8

申请日：2012-12-19

Applicant: 国际商业机器公司

Inventor： G·科恩 ,  M·A·古罗恩 ,  C·E·默里

IPC: H01L21/336

CPC classification number: H01L29/775 ,  B82Y10/00 ,  B82Y40/00 ,  H01L29/66439

Abstract: 提供了一种制造FET器件的方法，其包括如下步骤。在BOX层上方的SOI层中形成纳米线/衬垫，其中所述纳米线悬置在所述BOX上方。沉积包围所述纳米线的HSQ层。使所述HSQ层的包围所述纳米线的(一个或多个)部分交联，其中所述交联使得所述HSQ层的所述(一个或多个)部分收缩，由此在所述纳米线中诱发应变。形成一个或多个栅极，所述栅极保持在所述纳米线中诱发的应变。也提供了一种FET器件，其中每条纳米线具有(一个或多个)第一区域和(一个或多个)第二区域，所述第一区域变形使得所述(一个或多个)第一区域中的晶格常数小于所述纳米线的弛豫晶格常数，所述第二区域变形使得所述(一个或多个)第二区域中的晶格常数大于所述纳米线的弛豫晶格常数。

公开(公告)号：CN103946954A

公开(公告)日：2014-07-23

申请号：CN201280052536.7

申请日：2012-10-24

Applicant: 国际商业机器公司 ,  日本瑞翁株式会社

Inventor： M·布林克 ,  S·U·恩格尔曼 ,  N·C·M·富勒 ,  M·A·古罗恩 ,  宫副裕之 ,  中村昌洋

IPC: H01L21/027 ,  G03F7/20

CPC classification number: G03F7/094 ,  G03F7/091 ,  G03F7/40 ,  H01L21/0332 ,  H01L21/31116 ,  H01L21/31122 ,  H01L21/31138 ,  H01L21/31144 ,  Y10T428/24479

Abstract: 在衬底上形成硬掩膜层、软掩膜层和光致抗蚀剂的叠层。对所述光致抗蚀剂进行构图以包括至少一个开口。通过各向异性蚀刻将所述图形转移到所述软掩膜层中，该各向异性蚀刻形成包含比氟多的碳的富碳聚合物。可以通过采用利用包含比氟多的氢的氟代烃分子产生的包含氟代烃的等离子体，形成所述富碳聚合物。所述富碳聚合物涂覆所述软掩膜层的侧壁，并且防止转移到所述软掩膜中的图形被加宽。随后去除所述光致抗蚀剂，并且将所述软掩膜层中的图形转移到所述硬掩膜层中。所述硬掩膜层的侧壁被所述富碳聚合物涂覆，以防止转移到所述硬掩膜中的图形被加宽。

公开(公告)号：CN103839785A

公开(公告)日：2014-06-04

申请号：CN201310445648.5

申请日：2013-09-26

Applicant: 国际商业机器公司

Inventor： M·A·古罗恩 ,  黎家辉 ,  J·W·皮特拉 ,  蔡欣妤

IPC: H01L21/20 ,  H01L29/06 ,  H01L29/78 ,  H01L21/336

CPC classification number: G03F7/0002 ,  B81B7/0006 ,  B81B2203/0353 ,  B81B2207/07 ,  B81C1/00031 ,  B81C2201/0149 ,  B81C2201/0198 ,  G03F7/0035 ,  G03F7/165 ,  H01L21/0337 ,  H01L21/3086 ,  H01L21/31144 ,  H01L29/66803 ,  H01L29/785

Abstract: 本发明涉及形成构图结构的方法。在中性聚合物层之上形成模板层之后，自组装嵌段共聚物材料被施加并且自组装。该模板层包括第一线状部分、比所述第一线状部分短的第二线状部分、以及具有比所述第二线状部分大的宽度的块状模板结构。在远离在宽度方向上延伸的部分的区域中，该自组装嵌段共聚物材料被相分离成交替薄层。所述块状模板结构扰乱所述薄层并且引起所述薄层的终止。在聚合物嵌段成分被选择性地去除时，形成与所述第一和第二线状部分平行并且与块状模板结构自对准地终止的腔。所述腔的图形可以被反转并转移到材料层中以形成具有不同长度的鳍。

公开(公告)号：CN103723674A

公开(公告)日：2014-04-16

申请号：CN201310481578.9

申请日：2013-10-15

Applicant: 国际商业机器公司

Inventor： 张立伦 ,  G·科恩 ,  M·A·古罗恩 ,  E·莱奥班顿 ,  刘菲 ,  G·G·沙希迪

IPC: B81C1/00 ,  B81B7/00 ,  B81B7/02

Abstract: 本发明涉及MEMS晶体管及其制造方法。公开了用于CMOS集成电路的FBEOL层级的MEMS晶体管。该MEMS晶体管包括集成电路内的腔。具有两端的MEMS悬臂开关被设置在该腔中且在两端中的至少一端被锚定。栅极和漏极位于该腔的侧壁中且与MEMS悬臂开关分隔开一间隙。响应于施加到栅极的电压，MEMS悬臂开关在与CMOS集成电路的FBEOL层级的平面平行的方向上移动跨过该间隙而与漏极接触，以允许电流在源极和漏极之间流动。也公开了制造MEMS晶体管的方法。根据该方法，在与CMOS集成电路的远后端制程（FBEOL）层级平行的平面中在FBEOL层级上构造MEMS悬臂开关、栅极和漏极。通过牺牲材料将MEMS悬臂开关与栅极和漏极分隔开，该牺牲材料最终被去除以释放MEMS悬臂开关且在MEMS悬臂开关与栅极和漏极之间提供间隙。

公开(公告)号：CN103890918B

公开(公告)日：2016-08-31

申请号：CN201280052538.6

申请日：2012-10-25

Applicant: 国际商业机器公司 ,  日本瑞翁株式会社

Inventor： J·B·张 ,  S·U·恩格尔曼 ,  N·C·M·富勒 ,  M·A·古罗恩 ,  中村昌洋

IPC: H01L21/31

CPC classification number: H01L29/6653 ,  H01L21/31116 ,  H01L21/76802 ,  H01L21/76897 ,  H01L29/6656 ,  H01L29/6659

Abstract: 各向异性氮化硅蚀刻通过在硅表面和氧化硅表面上形成包含氟代烃的聚合物而提供相对于硅和氧化硅的选择性。采用选择性的氟代烃沉积来提供相对于非氮化物表面的选择性。包含氟代烃的聚合物与氮化硅相互作用以形成挥发性化合物，由此使得能够蚀刻氮化硅。包含氟代烃的聚合物以低反应速率与氧化硅相互作用，延迟或者完全停止对氧化硅的蚀刻。包含氟代烃的聚合物不与硅相互作用，并且保护硅不受等离子体蚀刻。在包括小于50nm的小尺寸的任何尺寸下，都可以采用该各向异性氮化硅蚀刻来相对于硅和氧化硅选择性地蚀刻氮化硅。

公开(公告)号：CN103871894A

公开(公告)日：2014-06-18

申请号：CN201310626171.0

申请日：2013-11-28

Applicant: 国际商业机器公司

Inventor： G·科恩 ,  M·A·古罗恩 ,  A·格里尔 ,  L·希

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06

CPC classification number: H01L29/775 ,  B82Y10/00 ,  B82Y40/00 ,  H01L29/0673 ,  H01L29/42392 ,  H01L29/66439 ,  H01L29/66484 ,  H01L29/785 ,  H01L29/78696 ,  Y10S977/762 ,  Y10S977/888 ,  Y10S977/938

Abstract: 本发明涉及半导体器件及其形成方法。提供了一种形成半导体器件的方法。该方法包括提供一结构，该结构包括处理衬底、位于所述处理衬底的最上表面上方的掩埋氮化硼层、位于所述掩埋氮化硼层的最上表面上的掩埋氧化物层、以及位于所述掩埋氧化物层的最上表面上的顶部半导体层。接下来，将第一半导体衬垫、第二半导体衬垫和多条半导体纳米线构图到所述顶部半导体层中，所述半导体纳米线以梯子状构造连接所述第一半导体衬垫和所述第二半导体衬垫。通过从每条半导体纳米线下方去除所述掩埋氧化物层的一部分而使所述半导体纳米线悬置，其中所述掩埋氮化硼层的最上表面的一部分暴露。接下来，形成全包围栅场效应晶体管。