用于迹线上凸块芯片封装的方法和装置

    公开(公告)号:CN105762087B

    公开(公告)日:2019-01-11

    申请号:CN201410800491.8

    申请日:2014-12-19

    Abstract: 本发明提供了用于将第一衬底附接至第二衬底的方法和装置。在一些实施例中,第一衬底具有位于管芯附接区周围的诸如焊料掩模的保护层,在管芯附接区中,第一衬底附接至第二衬底。遮挡区(例如,第二衬底和保护层之间的区域)是位于第二衬底周围的区域,其中,不形成或去除保护层。调整遮挡区的尺寸,从而使得足够的间隙存在于第二衬底和保护层之间以将底部填充物布置在第一衬底和第二衬底之间,同时减少或防止空隙,并且同时允许遮挡区中的迹线由底部填充物覆盖。本发明还涉及用于迹线上凸块芯片封装的方法和装置。

    金属凸块及其制造方法
    6.
    发明公开

    公开(公告)号:CN108538729A

    公开(公告)日:2018-09-14

    申请号:CN201810576538.5

    申请日:2013-09-18

    Abstract: 本发明提供了一种凸块结构的实施例,包括:形成在衬底上的接触元件;覆盖衬底的钝化层,钝化层具有露出接触元件的钝化开口;覆盖钝化层的聚酰亚胺层,聚酰亚胺层具有露出接触元件的聚酰亚胺开口;电连接至接触元件的凸块下金属化层(UBM)部件,凸块下金属化层部件具有UBM宽度;以及位于凸块下金属化层部件上的铜柱,铜柱的远端具有铜柱宽度,并且UMB宽度大于铜柱宽度。本发明还提供了一种形成凸块结构的方法。

    具有伪管芯的扇出堆叠系统级封装(SIP)及其制造方法

    公开(公告)号:CN106098637B

    公开(公告)日:2018-11-09

    申请号:CN201510830657.5

    申请日:2015-11-25

    Abstract: 一种示例性封装件包括第一扇出层、位于第一扇出层上方的扇出再分布层(RDL)以及位于扇出RDL上方的第二扇出层。第一扇出层包括一个或多个第一器件管芯以及沿着一个或多个第一器件管芯的侧壁延伸的第一模塑料。第二扇出层包括接合至扇出RDL的一个或多个第二器件管芯、接合至扇出RDL的伪管芯以及沿着一个或多个第二器件管芯和伪管芯的侧壁延伸的第二模塑料。扇出RDL将一个或多个第一器件管芯电连接至一个或多个第二器件管芯,并且伪管芯基本上没有任何有源器件。本发明的实施例还涉及具有伪管芯的扇出堆叠系统级封装(SIP)及其制造方法。

Patent Agency Ranking