集成电路、半导体封装以及半导体封装的制造方法

    公开(公告)号:CN115497898A

    公开(公告)日:2022-12-20

    申请号:CN202210073216.5

    申请日:2022-01-21

    Abstract: 一种集成电路具有角落区以及角落区之间的非角落区,且包括半导体衬底、导电垫、钝化层、后钝化层、第一导电柱以及第二导电柱。导电垫配置在半导体衬底上。钝化层以及后钝化层依序地配置在导电垫上。第一导电柱以及第二导电柱配置在后钝化层上且与导电垫电连接。第一导电柱配置在角落区中且第二导电柱配置在非角落区中。每一第一导电柱具有主体部以及与主体部连接的突出部。第一导电柱的主体部的中心轴与第一导电柱的突出部的中心轴有偏移。

    半导体组件
    4.
    发明公开
    半导体组件 审中-实审

    公开(公告)号:CN115497899A

    公开(公告)日:2022-12-20

    申请号:CN202111197717.6

    申请日:2021-10-14

    Abstract: 一种半导体组件,其包括半导体管芯、第一导电垫、第二导电垫、第一连接件结构和第二连接件结构。第一导电垫设置在半导体管芯上,其中第一导电垫具有第一侧向尺寸。第二导电垫设置在半导体管芯上,其中第二导电垫具有第二侧向尺寸。第一连接件结构设置在第一导电垫上,其中第一连接件结构具有大于第一侧向尺寸的第三侧向尺寸。第二连接件结构设置在第二导电垫上,其中第二连接件结构的第四侧向尺寸小于第二侧向尺寸。

    半导体器件及其形成方法

    公开(公告)号:CN113363160B

    公开(公告)日:2024-07-12

    申请号:CN202110380558.7

    申请日:2021-04-09

    Abstract: 方法包括形成包括第一开口的图案化掩模;在第一开口中形成导电部件;在导电部件的侧壁和顶面上沉积钝化层;以及图案化钝化层以在钝化层中形成第二开口。钝化层包括面向第二开口的侧壁。在钝化层上分配平坦化层。图案化平坦化层以形成第三开口。在图案化平坦化层之后,平坦化层的一部分位于第二开口中并覆盖钝化层的侧壁。形成延伸至第三开口中的凸块下金属(UBM)。本申请的实施例还涉及半导体器件及其形成方法。

    半导体器件和形成半导体器件的方法

    公开(公告)号:CN114464596A

    公开(公告)日:2022-05-10

    申请号:CN202110923202.3

    申请日:2021-08-12

    Abstract: 公开了一种半导体器件包括衬底;位于衬底上方的互连结构;位于互连结构上方的第一钝化层;设置在第一钝化层上方并且电耦合至互连结构的导电部件的第一导电焊盘、第二导电焊盘和导线;位于第一导电焊盘、第二导电焊盘和导线的上表面和侧壁上方,并且沿着第一导电焊盘、第二导电焊盘和导线的上表面和侧壁延伸的共形的第二钝化层;分别位于第一导电焊盘和第二导电焊盘上方的第一导电凸块和第二导电凸块,其中,第一导电凸块和第二导电凸块延伸穿过共形的第二钝化层并且分别电耦合至第一导电焊盘和第二导电焊盘;以及位于导线上方的伪凸块,其中,伪凸块通过共形的第二钝化层与导线间隔开。本发明的实施例还涉及另一种半导体器件以及以及形成半导体器件的方法。

Patent Agency Ranking