公开(公告)号：CN111681959A

公开(公告)日：2020-09-18

申请号：CN201910688687.5

申请日：2019-07-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴少均 ,  潘昇良 ,  林焕哲

IPC: H01L21/336 ,  H01L29/78

Abstract: 本公开涉及用于制作半导体器件的方法。一种方法包括：在第一半导体区域之上形成第一高k电介质层；在第二半导体区域之上形成第二高k电介质层；形成第一金属层，所述第一金属层包括位于所述第一高k电介质层之上的第一部分和位于所述第二高k电介质层之上的第二部分；在所述第一金属层的所述第二部分之上形成蚀刻掩模；以及蚀刻所述第一金属层的所述第一部分。所述蚀刻掩模保护所述第一金属层的所述第二部分。使用亚稳态等离子体来灰化所述蚀刻掩模。然后在所述第一高k电介质层之上形成第二金属层。

公开(公告)号：CN119486242A

公开(公告)日：2025-02-18

申请号：CN202411461541.4

申请日：2024-10-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴少均

IPC: H10D84/03 ,  H10D84/85 ,  H10D64/27 ,  H10D62/10 ,  H10D89/10

Abstract: 本文描述了在非有源区域区(例如，隔离区域)中实施栅极支撑结构(例如，栅极条)的栅极布局和/或器件及其制造方法。示例性栅极支撑结构连接至设置在非有源区域区中的至少两个栅极(例如，在一些实施例中，两个至六个)。至少两个栅极沿第一方向纵向延伸，并且栅极支撑结构沿与第一方向不同的第二方向纵向延伸。栅极支撑结构和至少两个栅极可以设置在衬底隔离结构(诸如浅沟槽隔离(STI)结构)上。栅极支撑结构的组成和/或配置可以与至少两个栅极的组成和/或配置相同或不同。本申请的实施例还涉及器件结构及其形成方法和器件布局。

公开(公告)号：CN111128732A

公开(公告)日：2020-05-08

申请号：CN201910523563.1

申请日：2019-06-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴少均 ,  潘升良

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/423

Abstract: 本公开涉及鳍式场效应晶体管器件和方法。一种形成半导体器件的方法，包括：在鳍上方形成第一虚设栅极结构和第二虚设栅极结构；在第一虚设栅极结构周围和第二虚设栅极结构周围形成第一电介质层；移除第一虚设栅极结构和第二虚设栅极结构以在第一电介质层中分别形成第一凹槽和第二凹槽；在第一凹槽和第二凹槽中形成栅极电介质层；在第一凹槽和第二凹槽中的栅极电介质层上方形成第一功函数层；从第一凹槽中移除第一功函数层；将第二凹槽中的第一功函数层的表面层转换为氧化物；以及在第一凹槽中在栅极电介质层上方并且第二凹槽中在氧化物上方形成第二功函数层。

公开(公告)号：CN106019849A

公开(公告)日：2016-10-12

申请号：CN201510755863.4

申请日：2015-11-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建志 ,  陈佳伟 ,  张庆裕 ,  吴少均

IPC: G03F7/20 ,  H01L21/033

CPC classification number: H01L21/3081 ,  G03F7/0751 ,  G03F7/0752 ,  G03F7/091 ,  G03F7/094 ,  H01L21/02126 ,  H01L21/0271 ,  H01L21/0274 ,  H01L21/0276 ,  H01L21/0332 ,  H01L21/266 ,  H01L21/3086 ,  H01L21/31111 ,  H01L21/31133 ,  H01L21/31138 ,  H01L21/32 ,  H01L21/67075 ,  H01L21/0331 ,  G03F7/20

Abstract: 根据一些实施例提供了一种光刻方法。光刻方法包括在衬底上形成聚合材料的下层；在下层上形成含硅中间层，其中含硅中间层具有重量百分比小于20％的硅浓度并且是可湿剥离的；在含硅中间层上形成图案化的光敏层；实施第一蚀刻工艺以将图案化的光敏层的图案转印至含硅中间层；实施第二蚀刻工艺以将图案转印至下层；以及对含硅中间层和下层实施湿剥离工艺。

公开(公告)号：CN112490191B

公开(公告)日：2025-04-22

申请号：CN202010927951.9

申请日：2020-09-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴少均 ,  吴宏基 ,  李家庆 ,  叶品萱 ,  锺鸿钦 ,  李显铭 ,  陈建豪 ,  潘昇良 ,  林焕哲

IPC: H10D84/03 ,  H01L21/28 ,  H10D84/85 ,  H10D64/66

Abstract: 本公开涉及一种半导体装置与其形成方法，此处公开改善的功函数层与其形成方法。在一实施例中，方法包括形成自基板延伸的半导体鳍状物；沉积介电层于半导体鳍状物上；沉积第一功函数层于介电层上；以及暴露第一功函数层至第一反应气体的介稳态等离子体、生成气体的介稳态等离子体、与第二反应气体的介稳态等离子体，其中第一反应气体与第二反应气体不同。

公开(公告)号：CN111128732B

公开(公告)日：2023-05-23

申请号：CN201910523563.1

申请日：2019-06-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴少均 ,  潘升良

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/423

Abstract: 本公开涉及鳍式场效应晶体管器件和方法。一种形成半导体器件的方法，包括：在鳍上方形成第一虚设栅极结构和第二虚设栅极结构；在第一虚设栅极结构周围和第二虚设栅极结构周围形成第一电介质层；移除第一虚设栅极结构和第二虚设栅极结构以在第一电介质层中分别形成第一凹槽和第二凹槽；在第一凹槽和第二凹槽中形成栅极电介质层；在第一凹槽和第二凹槽中的栅极电介质层上方形成第一功函数层；从第一凹槽中移除第一功函数层；将第二凹槽中的第一功函数层的表面层转换为氧化物；以及在第一凹槽中在栅极电介质层上方并且第二凹槽中在氧化物上方形成第二功函数层。

公开(公告)号：CN110729246A

公开(公告)日：2020-01-24

申请号：CN201910015643.6

申请日：2019-01-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张邦圣 ,  尹煜峰 ,  王朝勋 ,  赵高毅 ,  杨复凯 ,  王美匀 ,  张峰瑜 ,  高承远 ,  洪嘉阳 ,  张家胜 ,  孙书辉 ,  谢志宏 ,  潘昇良 ,  郭国凭 ,  吴少均

IPC: H01L21/8238 ,  H01L27/092

Abstract: 一种方法包含形成金属栅极结构，金属栅极结构包含栅极介电层及栅极电极。对金属栅极结构的顶表面进行表面处理，表面处理将栅极电极的顶部转变为氧化层。在栅极电极上方形成导电层，导电层的形成包含以金属元素取代氧化层中的氧。在金属栅极结构上方形成插塞部件，插塞部件与导电层直接接触。

公开(公告)号：CN106019849B

公开(公告)日：2018-04-17

申请号：CN201510755863.4

申请日：2015-11-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈建志 ,  陈佳伟 ,  张庆裕 ,  吴少均

IPC: G03F7/20 ,  H01L21/033

CPC classification number: H01L21/3081 ,  G03F7/0751 ,  G03F7/0752 ,  G03F7/091 ,  G03F7/094 ,  H01L21/02126 ,  H01L21/0271 ,  H01L21/0274 ,  H01L21/0276 ,  H01L21/0332 ,  H01L21/266 ,  H01L21/3086 ,  H01L21/31111 ,  H01L21/31133 ,  H01L21/31138 ,  H01L21/32 ,  H01L21/67075

Abstract: 根据一些实施例提供了一种光刻方法。光刻方法包括在衬底上形成聚合材料的下层；在下层上形成含硅中间层，其中含硅中间层具有重量百分比小于20％的硅浓度并且是可湿剥离的；在含硅中间层上形成图案化的光敏层；实施第一蚀刻工艺以将图案化的光敏层的图案转印至含硅中间层；实施第二蚀刻工艺以将图案转印至下层；以及对含硅中间层和下层实施湿剥离工艺。

公开(公告)号：CN111681959B

公开(公告)日：2023-04-28

申请号：CN201910688687.5

申请日：2019-07-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴少均 ,  潘昇良 ,  林焕哲

IPC: H01L21/336 ,  H01L29/78

Abstract: 本公开涉及用于制作半导体器件的方法。一种方法包括：在第一半导体区域之上形成第一高k电介质层；在第二半导体区域之上形成第二高k电介质层；形成第一金属层，所述第一金属层包括位于所述第一高k电介质层之上的第一部分和位于所述第二高k电介质层之上的第二部分；在所述第一金属层的所述第二部分之上形成蚀刻掩模；以及蚀刻所述第一金属层的所述第一部分。所述蚀刻掩模保护所述第一金属层的所述第二部分。使用亚稳态等离子体来灰化所述蚀刻掩模。然后在所述第一高k电介质层之上形成第二金属层。

公开(公告)号：CN115249654A

公开(公告)日：2022-10-28

申请号：CN202210650747.6

申请日：2022-06-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴少均 ,  张永丰 ,  谢东衡 ,  杨宝如

IPC: H01L21/8234

Abstract: 一种方法包括形成从基底突出的第一和第二半导体鳍部。第一和第二半导体鳍部各包括交替的通道层和非通道层的一堆叠。方法还包括在第一和第二半导体鳍部之间形成一介电头盔，在介电头盔上形成一虚置栅极堆叠，图案化虚置栅极堆叠以暴露出一部分的介电头盔，去除介电头盔的暴露部分，以及形成一金属栅极结构使得介电头盔的留下部分是分隔位于第一和第二半导体鳍部之间的金属栅极结构。方法还包括在金属栅极结构的一部分的上方形成一接触部件。此接触部件的一侧壁位于第一半导体鳍部或第二半导体鳍部之一者与介电头盔的留下部分之间。