-
公开(公告)号:CN119812127A
公开(公告)日:2025-04-11
申请号:CN202411883249.1
申请日:2024-12-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L23/367 , H01L23/373 , H01L21/56
Abstract: 提供了封装结构及其形成方法。封装结构包括形成在衬底上方的第一管芯以及形成在第一管芯上方的盖结构。封装结构也包括位于第一管芯和盖结构之间的热界面材料结构。热界面材料结构包括连接至第一管芯的多个第一突出结构、连接至盖结构的多个第二突出结构以及位于第一突出结构和第二突出结构之间的导热材料。
-
公开(公告)号:CN119812126A
公开(公告)日:2025-04-11
申请号:CN202411883233.0
申请日:2024-12-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L23/367 , H01L23/373 , H01L21/56 , H01L23/473
Abstract: 提供了封装结构及其形成方法。封装结构包括位于衬底上方的含芯片结构以及位于含芯片结构上方的散热盖。封装结构也包括嵌入在散热盖中或定位在散热盖上方的封闭室。封装结构还包括部分或完全由封闭室围绕的冷却管。
-
公开(公告)号:CN115497883A
公开(公告)日:2022-12-20
申请号:CN202210162558.4
申请日:2022-02-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/18 , H01L23/373 , H01L23/04
Abstract: 一种半导体封装包括衬底、半导体管芯、盖体以及粘着层。半导体管芯与衬底连接。盖体位于半导体管芯以及衬底上。粘着层夹在盖体与半导体管芯之间。粘着层包括金属热界面材料(thermal interface material,TIM)层以及与金属TIM层相邻的聚合物TIM层。从俯视图来看,聚合物TIM层位于半导体管芯的角落。
-
公开(公告)号:CN113380790A
公开(公告)日:2021-09-10
申请号:CN202110425311.2
申请日:2021-04-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/06 , H01L23/485 , H01L21/822 , H01L21/48
Abstract: 提供一种半导体装置结构及其制造方法。半导体装置结构包括形成于一导电特征部件上的一第一绝缘层及埋设于第一绝缘层内的一电容器结构。半导体装置也包括形成于第一绝缘层上且对应于电容器结构的一接合垫。接合垫具有一上表面及一多阶边缘,以形成至少三个转角。另外,半导体装置结构包括一第二绝缘层,顺应性覆盖由接合垫的上表面及多阶边缘形成的至少三个转角。
-
公开(公告)号:CN110828393A
公开(公告)日:2020-02-21
申请号:CN201910683000.9
申请日:2019-07-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L23/482 , H01L21/60
Abstract: 一种芯片结构,包括一基底。芯片结构包括一重布线层,位于基底上。芯片结构包括一接合垫,位于重布线层上。芯片结构包括一遮蔽垫,位于重布线层上,且围绕接合垫。芯片结构包括一绝缘层,位于重布线层及遮蔽垫上。芯片结构包括一凸块,位于接合垫及绝缘层上。凸块的一侧壁位于遮蔽垫上。
-
公开(公告)号:CN109979903A
公开(公告)日:2019-07-05
申请号:CN201811426233.2
申请日:2018-11-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/488 , H01L21/60
Abstract: 半导体器件包括衬底和设置在衬底上方的至少一个凸块结构。至少一个凸块结构包括设置在衬底上方的由金属形成的柱,该金属相对于铜或铜合金与焊料相比具有更低的可焊性。焊料合金形成在比铜或铜合金具有更低的可焊性的金属的上表面正上方并且与金属的上表面接触。该柱具有大于10μm的高度。本发明实施例涉及具有凸块结构的半导体器件和制造半导体器件的方法。
-
公开(公告)号:CN101060088B
公开(公告)日:2010-05-19
申请号:CN200710001111.4
申请日:2007-01-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/50 , H01L21/60 , H01L23/488 , H01L23/498
CPC classification number: H01L21/563 , H01L21/6835 , H01L23/055 , H01L23/3121 , H01L23/36 , H01L23/49816 , H01L24/48 , H01L24/73 , H01L24/97 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/451 , H01L2224/48145 , H01L2224/48227 , H01L2224/73203 , H01L2224/73204 , H01L2224/73253 , H01L2224/73265 , H01L2224/97 , H01L2924/00014 , H01L2924/01006 , H01L2924/01013 , H01L2924/01015 , H01L2924/01019 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/01047 , H01L2924/01074 , H01L2924/01082 , H01L2924/01322 , H01L2924/01327 , H01L2924/014 , H01L2924/10253 , H01L2924/12044 , H01L2924/14 , H01L2924/15184 , H01L2924/15311 , H01L2924/157 , H01L2924/181 , H01L2924/351 , H01L2224/81 , H01L2224/83 , H01L2224/85 , H01L2924/00 , H01L2924/00012 , H01L2224/45099 , H01L2224/05599
Abstract: 本发明提供一种半导体封装结构及其制造方法,特别涉及一种半导体封装的制造方法,包括:提供一封装基板,该封装基板包括一基底材料;形成一内连线结构于该封装基板上,其中该内连线结构包括多个深插塞于该内连线结构的底部;连接至少一晶片至该封装基板的一第一表面;自相对于该第一表面的一第二表面薄化该封装基板,其中至少一部分的该基底材料被移除;以及于薄化该封装基板之后,连接多个球栅阵列球至暴露于该封装基板的该第二表面上的所述深插塞。本发明所提供的半导体封装结构及其制造方法,可有效降低作用于球栅阵列球及低介电常数介电材料的应力,也可增加封装的可靠度,并且提升封装系统的电子性能。
-
公开(公告)号:CN100424871C
公开(公告)日:2008-10-08
申请号:CN200510069446.0
申请日:2005-05-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L25/065 , H01L25/07 , H01L25/18 , H01L23/18 , H01L21/50
CPC classification number: H01L25/0657 , H01L24/73 , H01L2224/2929 , H01L2224/293 , H01L2224/29386 , H01L2224/29387 , H01L2224/29388 , H01L2224/2939 , H01L2224/32145 , H01L2224/32225 , H01L2224/48145 , H01L2224/48227 , H01L2224/48472 , H01L2224/73265 , H01L2225/06506 , H01L2225/0651 , H01L2225/06555 , H01L2225/06575 , H01L2225/06593 , H01L2924/00013 , H01L2924/01005 , H01L2924/0102 , H01L2924/01079 , H01L2924/01087 , H01L2924/09701 , H01L2924/10253 , H01L2924/15311 , H01L2924/181 , H01L2924/19041 , H01L2924/00 , H01L2924/00012 , H01L2924/00014 , H01L2924/05442 , H01L2924/05042 , H01L2224/29099 , H01L2224/29199 , H01L2224/29299
Abstract: 本发明涉及一种半导体封装体及其制造方法,具体为一种多晶片堆叠型的半导体封装体及其制造方法,包含:将多个堆叠的半导体晶片置于一基板,其中一上晶片的横向周围悬于一下晶片的横向周围外,而形成一凹部;将含有一填充物的一支持粘着层置于上述板上,位于上述下晶片的横向周围旁,并填入上述凹部。上述填充物可包含多个微球体;上述填充物亦可包含空白晶片、有源晶片或无源晶片。本发明所述半导体封装体及其形成方法可减少焊线制程所造成的震动,使得晶片堆叠型封装体中,晶片间的悬空部分能够得到支持。
-
公开(公告)号:CN111223821B
公开(公告)日:2022-03-11
申请号:CN201911035712.6
申请日:2019-10-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L23/485 , H01L23/488
Abstract: 提供了一种半导体器件封装件和方法。根据本发明的半导体器件封装件包括:衬底,包括第一区域;无源器件,设置在衬底的第一区域上方;接触焊盘,设置在无源器件上方;钝化层,设置在接触焊盘上方;凹槽,穿过钝化层;以及凸块下金属化(UBM)层。凹槽暴露接触焊盘,并且UBM层包括设置在钝化层上方的上部和设置在凹槽的侧壁上方的下部。UBM层的上部沿着垂直于衬底的方向的投影落在接触焊盘的区域内。本发明的实施例还涉及半导体结构。
-
公开(公告)号:CN111223821A
公开(公告)日:2020-06-02
申请号:CN201911035712.6
申请日:2019-10-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/31 , H01L23/485 , H01L23/488
Abstract: 提供了一种半导体器件封装件和方法。根据本发明的半导体器件封装件包括:衬底,包括第一区域;无源器件,设置在衬底的第一区域上方;接触焊盘,设置在无源器件上方;钝化层,设置在接触焊盘上方;凹槽,穿过钝化层;以及凸块下金属化(UBM)层。凹槽暴露接触焊盘,并且UBM层包括设置在钝化层上方的上部和设置在凹槽的侧壁上方的下部。UBM层的上部沿着垂直于衬底的方向的投影落在接触焊盘的区域内。本发明的实施例还涉及半导体结构。
-
-
-
-
-
-
-
-
-