-
公开(公告)号：CN115513128A
公开(公告)日：2022-12-23
申请号：CN202210178755.5
申请日：2022-02-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768
Abstract: 一种半导体装置包括衬底、至少一个通孔、衬层和导电层。衬底包括电子电路。至少一个通孔穿过衬底。至少一个通孔在其侧壁上包括多个凹入部分。衬层填满至少一个通孔的多个凹入部分。导电层配置于至少一个通孔的侧壁上、覆盖衬层，并延伸至衬底表面上。至少一个通孔的侧壁上的导电层的厚度是变化的。
-
公开(公告)号：CN114464591A
公开(公告)日：2022-05-10
申请号：CN202210039325.5
申请日：2022-01-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/498 , H01L23/528 , H01L21/48
Abstract: 本发明的实施例提供了一种半导体器件及其形成方法。在实施例中，一种半导体器件包括：半导体衬底上的钝化层；在钝化层上并沿钝化层延伸的第一再分布线；在钝化层上并沿钝化层延伸的第二再分布线；第一介电层位于第一再分布线、第二再分布线以及钝化层上；凸块下金属化层具有凸块部分和第一通孔部分，凸块部分设置在第一介电层上并沿着第一介电层延伸，凸块部分与第一再分布线和第二再分布线重叠，第一通孔部分延伸穿过第一介电层以物理和电连接到第一再分布线。
-
公开(公告)号：CN114628362A
公开(公告)日：2022-06-14
申请号：CN202210115574.8
申请日：2022-02-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L21/768
Abstract: 本公开总体涉及与重分布层的凸块集成。一种形成半导体器件的方法，包括：在衬底之上形成互连结构；在互连结构之上形成第一钝化层；在第一钝化层之上并且与互连结构电耦合地形成第一导电特征；在第一导电特征和第一钝化层之上共形地形成第二钝化层；在第二钝化层之上形成电介质层；以及在第一导电特征之上并且与第一导电特征电耦合地形成第一凸块过孔和第一导电凸块，其中，第一凸块过孔在第一导电凸块和第一导电特征之间，其中，第一凸块过孔延伸到电介质层中、穿过第二钝化层、并且接触第一导电特征，其中，第一导电凸块在电介质层之上并且电耦合到第一凸块过孔。
-
公开(公告)号：CN114464545A
公开(公告)日：2022-05-10
申请号：CN202210027367.7
申请日：2022-01-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/60 , H01L23/528 , H01L23/522
Abstract: 公开了用于形成具有不同表面轮廓的凸块下金属(UBM)结构的方法和通过该方法形成的半导体器件。在实施例中，半导体器件包含：位于半导体衬底上方的第一再分布线和第二再分布线；位于第一再分布线和第二再分布线上方的第一钝化层；位于第一再分布线上方并且电耦合到第一重布线的第一凸块下金属(UBM)结构，该第一UBM结构延伸穿过第一钝化层，该第一UBM结构的顶面是凹面的；以及位于第二再分布线上方并且电耦合到第二再分布线的第二UBM结构，该第二UBM结构延伸穿过第一钝化层，该第二UBM结构的顶面是平坦的或凸起的。
-
公开(公告)号：CN113173558B
公开(公告)日：2024-03-29
申请号：CN202110345362.4
申请日：2021-03-31
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在制造凸块或柱的方法中，在衬底上方形成凸块下导电层，在凸块下导电层上方形成具有第一开口和第二开口的第一光刻胶层，在第一开口和第二开口中形成第一导电层以形成第一低凸块和第二低凸块，去除第一光刻胶层，在第二低凸块上方形成具有第三开口的第二光刻胶层，在第三开口中的第二低凸块上形成第二导电层以形成具有大于第一低凸块高的高度的高凸块，以及去除第二光刻胶层。本发明的实施例还涉及半导体器件。
-
Patent Agency Ranking
公开(公告)号：CN114988345A
公开(公告)日：2022-09-02
申请号：CN202110504850.5
申请日：2021-05-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 微机电系统(MEMS)包括：包含电子电路的电路衬底，具有凹槽的支撑衬底，设置在电路衬底和支撑衬底之间的接合层，穿过电路衬底至凹槽的贯穿孔，设置在电路衬底的前侧上的第一导电层，以及设置在凹槽的内壁上的第二导电层。第一导电层延伸至贯穿孔中，并且第二导电层延伸至贯穿孔中并耦合至第一导电层。本申请的实施例还提供了制造微机电系统的方法。
-
公开(公告)号：CN114512465A
公开(公告)日：2022-05-17
申请号：CN202210001810.3
申请日：2022-01-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/528
Abstract: 提供一种芯片结构。芯片结构包含基板。芯片结构包含导电线，导电线位于基板的上方。芯片结构包含第一钝化层，第一钝化层位于基板与导电线的上方。芯片结构包含导电垫，导电垫位于第一钝化层的上方并覆盖导电线。导电垫比导电线更厚且更宽。芯片结构包含第一导电贯孔结构与第二导电贯孔结构，第一导电贯孔结构与第二导电贯孔结构穿过第一钝化层并直接连接于导电垫与导电线之间。芯片结构包含导电柱，导电柱位于导电垫的上方。
-
公开(公告)号：CN114464596A
公开(公告)日：2022-05-10
申请号：CN202110923202.3
申请日：2021-08-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/768
Abstract: 公开了一种半导体器件包括衬底；位于衬底上方的互连结构；位于互连结构上方的第一钝化层；设置在第一钝化层上方并且电耦合至互连结构的导电部件的第一导电焊盘、第二导电焊盘和导线；位于第一导电焊盘、第二导电焊盘和导线的上表面和侧壁上方，并且沿着第一导电焊盘、第二导电焊盘和导线的上表面和侧壁延伸的共形的第二钝化层；分别位于第一导电焊盘和第二导电焊盘上方的第一导电凸块和第二导电凸块，其中，第一导电凸块和第二导电凸块延伸穿过共形的第二钝化层并且分别电耦合至第一导电焊盘和第二导电焊盘；以及位于导线上方的伪凸块，其中，伪凸块通过共形的第二钝化层与导线间隔开。本发明的实施例还涉及另一种半导体器件以及以及形成半导体器件的方法。
-
公开(公告)号：CN110544669A
公开(公告)日：2019-12-06
申请号：CN201910005239.0
申请日：2019-01-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L23/522
Abstract: 提供一种半导体装置结构的形成方法。此方法包含形成第一导线于基板之上。此方法包含形成第一保护盖于第一导线的第一部份之上。第一保护盖和第一导线由不同导电材料形成。此方法包含形成第一感光介电层于基板、第一导线、和第一保护盖之上。此方法包含形成第一开口于第一感光介电层中且于第一保护盖之上。此方法包含形成导通孔结构和第二导线于第一导线之上。导通孔结构位于第一开口中且于第一保护盖之上，并且第二导线位于导通孔结构和第一感光介电层之上。
-
公开(公告)号：CN117923421A
公开(公告)日：2024-04-26
申请号：CN202410273063.8
申请日：2021-03-31
Applicant: 台湾积体电路制造股份有限公司
Abstract: 在制造凸块或柱的方法中，在衬底上方形成凸块下导电层，在凸块下导电层上方形成具有第一开口和第二开口的第一光刻胶层，在第一开口和第二开口中形成第一导电层以形成第一低凸块和第二低凸块，去除第一光刻胶层，在第二低凸块上方形成具有第三开口的第二光刻胶层，在第三开口中的第二低凸块上形成第二导电层以形成具有大于第一低凸块高的高度的高凸块，以及去除第二光刻胶层。本发明的实施例还涉及半导体器件。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.03 seconds)
