公开(公告)号：CN113838859A

公开(公告)日：2021-12-24

申请号：CN202110273389.7

申请日：2021-03-12

Applicant: 三星电子株式会社

Inventor： 洪智硕 ,  李相昊 ,  朴瑞龙 ,  安志荣 ,  李基硕 ,  李基硕 ,  崔允荣 ,  韩昇煜

IPC: H01L27/11551 ,  H01L27/11578 ,  H01L23/522

Abstract: 一种集成电路器件，包括：衬底，包括多个有源区；位线，在衬底上沿水平方向延伸；直接接触部，连接在从多个有源区中选择的第一有源区与所述位线之间；内部氧化物层，接触直接接触部的侧壁；以及含碳氧化物层，在所述位线的侧壁上沿竖直方向非线性地延伸，含碳氧化物层接触所述位线的侧壁。

公开(公告)号：CN118119179A

公开(公告)日：2024-05-31

申请号：CN202311501788.X

申请日：2023-11-13

Applicant: 三星电子株式会社

Inventor： 宣潒珪 ,  金铉用 ,  金泫中 ,  朴准喜 ,  禹奎媛 ,  吴智媛 ,  崔允荣

IPC: H10B12/00

Abstract: 本公开涉及一种半导体器件及其制造方法。该半导体器件包括：基板，包括元件分隔膜、由元件分隔膜限定并在第一方向上布置的有源区、以及与有源区和元件分隔膜交叉设置的沟槽；位线接触，位于沟槽内并且连接到有源区；位线结构，通过位线接触连接到基板并在不同于第一方向的第二方向上延伸跨过有源区；以及第一接触间隔物、第二接触间隔物和第三接触间隔物，在沟槽内并在位线接触周围，第一接触间隔物在沟槽内是连续的，第二接触间隔物和第三接触间隔物中的每个在沟槽内被分隔成至少两个分立的部分。

公开(公告)号：CN115411039A

公开(公告)日：2022-11-29

申请号：CN202210591218.3

申请日：2022-05-26

Applicant: 三星电子株式会社

Inventor： 金恩靓 ,  金孝燮 ,  崔宰福 ,  安容奭 ,  安濬爀 ,  李基硕 ,  李明东 ,  崔允荣

IPC: H01L27/108 ,  H01L21/8242

Abstract: 一种半导体存储器件，包括：器件隔离图案，在衬底上并限定第一有源部分；在第一有源部分上的第一存储节点焊盘；在衬底中并延伸跨过第一有源部分的字线；在第一存储节点焊盘上并跨越字线的位线；在位线的一侧上并与第一存储节点焊盘相邻的存储节点接触；以及在存储节点接触和第一存储节点焊盘之间的欧姆接触层。欧姆接触层的底表面被圆化。

公开(公告)号：CN114512164A

公开(公告)日：2022-05-17

申请号：CN202111209532.2

申请日：2021-10-18

Applicant: 三星电子株式会社

Inventor： 安智英 ,  安容奭 ,  金铉用 ,  严敏燮 ,  魏胄滢 ,  李埈圭 ,  崔允荣

IPC: G11C11/401 ,  G11C11/15

Abstract: 提供了一种半导体存储器装置。该半导体存储器装置包括：基底，包括限定在第一方向上延伸并且包括第一源极/漏极区和第二源极/漏极区的有源图案的器件隔离图案；字线，在与第一方向相交的第二方向上延伸；位线，位于字线上并且电连接到第一源极/漏极区，并且在与第一方向和第二方向相交的第三方向上延伸；位线间隔件，位于位线的侧壁上；存储节点接触件，电连接到第二源极/漏极区，并且跨位线间隔件与位线间隔开；以及介电图案，位于位线间隔件与存储节点接触件之间。位线间隔件包括覆盖位线的侧壁的第一间隔件和位于介电图案与第一间隔件之间的第二间隔件。

公开(公告)号：CN113809146A

公开(公告)日：2021-12-17

申请号：CN202110222725.5

申请日：2021-02-26

Applicant: 三星电子株式会社

Inventor： 安志荣 ,  韩昇煜 ,  金成焕 ,  朴瑞龙 ,  李基硕 ,  崔允荣 ,  韩泰熙 ,  洪智硕

IPC: H01L29/06 ,  H01L23/538 ,  H01L27/108

Abstract: 提供了一种集成电路器件。该集成电路器件包括：衬底上的位线，该位线包括下导电层和上导电层；位线上的绝缘封盖图案；以及主绝缘间隔物，在位线的侧壁和绝缘封盖图案的侧壁上，该主绝缘间隔物包括向上导电层凸出的延伸部分。

公开(公告)号：CN112397384A

公开(公告)日：2021-02-23

申请号：CN202010781737.7

申请日：2020-08-06

Applicant: 三星电子株式会社

Inventor： 金昇辰 ,  李炳铉 ,  崔允荣 ,  金兑奎 ,  全喜淑 ,  崔辅友 ,  洪贤实

IPC: H01L21/311 ,  H01L21/033

Abstract: 可以提供一种制造半导体器件的方法，该方法包括：准备包括晶片内部区域和晶片边缘区域的基板，该晶片内部区域包括芯片区域和划片槽区域；在基板上依次堆叠模制层和支撑层；在支撑层上形成第一掩模层，第一掩模层包括在晶片边缘区域上的第一台阶区域；在第一台阶区域上形成台阶差补偿图案；在第一掩模层和台阶差补偿图案上形成包括开口的第二掩模图案；以及使用第二掩模图案作为蚀刻掩模依次蚀刻第一掩模层、支撑层和模制层以在至少模制层中形成多个孔。

公开(公告)号：CN114464621A

公开(公告)日：2022-05-10

申请号：CN202111305601.X

申请日：2021-11-05

Applicant: 三星电子株式会社

Inventor： 李埈圭 ,  安志荣 ,  金铉用 ,  具滋玟 ,  安容奭 ,  严敏燮 ,  李相昊 ,  崔允荣

IPC: H01L27/108 ,  H01L21/8242

Abstract: 一种半导体器件，包括在衬底上的有源图案、掩埋在有源图案的上部处的栅极结构、在有源图案上的位线结构、覆盖位线结构的下侧壁的下间隔物结构、在有源图案上且与位线结构相邻的接触插塞结构、以及在接触插塞结构上的电容器。下间隔物结构包括从位线结构的下侧壁在基本平行于衬底的上表面的水平方向上顺序堆叠的第一和第二下间隔物，第一下间隔物包括氧化物，并接触位线结构的下侧壁，但不接触接触插塞结构，并且第二下间隔物包括与第一下间隔物的任何材料不同的材料。

公开(公告)号：CN112309985A

公开(公告)日：2021-02-02

申请号：CN202010674997.4

申请日：2020-07-14

Applicant: 三星电子株式会社

Inventor： 崔允荣 ,  李炳铉 ,  具炳周 ,  金昇辰 ,  朴相在 ,  裵珍宇 ,  李翰杰 ,  崔辅友 ,  洪贤宝

IPC: H01L21/8242 ,  H01L27/108 ,  H01L49/02

Abstract: 提供了制造电容器和半导体器件的方法(即，电容器形成方法和半导体器件形成方法)以及半导体器件和包括该半导体器件的装置。所述电容器形成方法可以包括：在基底上顺序地形成第一模制层、第一支撑材料层和第二模制层；在第二模制层上形成掩模图案；使用掩模图案作为掩模在第二模制层、第一支撑材料层和第一模制层中形成凹部；在凹部中形成下电极；通过干法清洁工艺去除掩模图案；减小下电极的上部的宽度；去除第一模制层；在下电极的表面上形成介电层；以及在介电层上形成上电极。

公开(公告)号：CN113948515A

公开(公告)日：2022-01-18

申请号：CN202110531734.2

申请日：2021-05-17

Applicant: 三星电子株式会社

Inventor： 朴瑞龙 ,  韩升煜 ,  J·安 ,  李基硕 ,  崔允荣 ,  洪智硕

IPC: H01L27/108

Abstract: 一种半导体存储器装置包括：衬底,其具有单元阵列区、第一界面区和第二界面区，单元阵列区设有有源区；单元阵列区和第二界面区上的位线；电介质图案，其位于位线的顶表面上，并沿着位线的顶表面延伸，并且还延伸至第一界面区上；器件隔离图案，其位于衬底上，并且包括单元阵列区上的第一部分和第一界面区上的第二部分，第一部分限定有源区，第二部分设有第一凹部，并且每个第一凹部布置在两个邻近的电介质图案之间；以及第一牺牲半导体图案，其布置在第一界面区上，并且在第一凹部中。第一牺牲半导体图案包括多晶硅。

公开(公告)号：CN113497039A

公开(公告)日：2021-10-12

申请号：CN202110184734.X

申请日：2021-02-10

Applicant: 三星电子株式会社

Inventor： 崔允荣 ,  朴相在 ,  李东均

IPC: H01L27/108

Abstract: 提供了一种集成电路器件。所述集成电路器件包括：位于基底上的下电极，下电极包括第一下电极部分和第二下电极部分，第一下电极部分沿垂直于基底的顶表面的第一方向延伸并且包括第一主区域和第一顶区域，第二下电极部分在第一下电极部分上沿第一方向延伸并且包括第二主区域和第二顶区域；第一顶支撑图案，围绕第一下电极部分的第一顶区域的侧壁的至少一部分；以及第二顶支撑图案，围绕第二下电极部分的第二顶区域的侧壁的至少一部分，第二下电极部分包括向外突出到第二顶支撑图案的突起。