公开(公告)号：CN117238849A

公开(公告)日：2023-12-15

申请号：CN202310635014.X

申请日：2023-05-31

Applicant: 三星电子株式会社

Inventor： 李丞教 ,  姜钟仁 ,  金桂荣 ,  金荣祐 ,  朴容汉 ,  郑宇陈 ,  韩昇煜 ,  许宙永

IPC: H01L21/77 ,  H01L21/027 ,  H01L21/78

Abstract: 提供了半导体器件和制造半导体器件的方法。所述制造半导体器件的方法包括：在衬底上形成掩模层、第一分离层、第一芯模层、第二分离层和第二芯模层；对第二芯模层进行图案化以形成第二芯模图案；在第二芯模图案上形成第一间隔物；去除第二芯模图案；对第二分离层和第一芯模层进行图案化以形成第一结构；在第一结构和第一分离层上形成第二间隔物层；各向异性地蚀刻第二间隔物层，以在第一结构上形成第二间隔物，并在第一结构上形成第一虚设图案和对准关键图案；以及在第一分离层上旋转涂布旋涂硬掩模层，其中，旋涂硬掩模层覆盖第一结构、第一虚设图案和对准关键图案。

公开(公告)号：CN114156268A

公开(公告)日：2022-03-08

申请号：CN202110571210.6

申请日：2021-05-25

Applicant: 三星电子株式会社

Inventor： 林东均 ,  金永信 ,  朴基振 ,  宋昊柱 ,  杨同官 ,  尹详皓 ,  李奎贤 ,  李知垠 ,  韩昇煜 ,  洪润基

IPC: H01L27/108 ,  H01L29/423 ,  H01L21/027 ,  H01L21/266

Abstract: 提供了一种半导体装置。所述半导体装置包括：栅极结构，位于基底上；第一间隔件结构和第二间隔件结构，分别位于栅极结构的彼此相对的第一侧壁和第二侧壁上；以及第一源极/漏极层和第二源极/漏极层，分别位于基底的与栅极结构的第一侧壁相邻的上部和基底的与栅极结构的第二侧壁相邻的上部处。栅极结构的上表面具有参照作为基准面的基底的上表面从栅极结构的中心部分到栅极结构的第一侧壁减小并且从栅极结构的中心部分到栅极结构的第二侧壁基本恒定的高度。

公开(公告)号：CN113809146A

公开(公告)日：2021-12-17

申请号：CN202110222725.5

申请日：2021-02-26

Applicant: 三星电子株式会社

Inventor： 安志荣 ,  韩昇煜 ,  金成焕 ,  朴瑞龙 ,  李基硕 ,  崔允荣 ,  韩泰熙 ,  洪智硕

IPC: H01L29/06 ,  H01L23/538 ,  H01L27/108

Abstract: 提供了一种集成电路器件。该集成电路器件包括：衬底上的位线，该位线包括下导电层和上导电层；位线上的绝缘封盖图案；以及主绝缘间隔物，在位线的侧壁和绝缘封盖图案的侧壁上，该主绝缘间隔物包括向上导电层凸出的延伸部分。

公开(公告)号：CN117641890A

公开(公告)日：2024-03-01

申请号：CN202310920152.2

申请日：2023-07-25

Applicant: 三星电子株式会社

Inventor： 金荣祐 ,  朴容汉 ,  朴志晧 ,  成金重 ,  韩昇煜

IPC: H10B12/00

Abstract: 一种制造集成电路器件的方法，包括：制备具有有源区和场区的半导体衬底；在所述半导体衬底上顺序地形成下绝缘层、掩埋层、第一牺牲层、第二牺牲层和第三牺牲层；去除所述第三牺牲层的一部分以形成第一牺牲图案；去除所述第二牺牲层的一部分和所述第一牺牲图案以形成第二牺牲图案；去除所述第一牺牲层的一部分和所述第二牺牲图案以形成第三牺牲图案；去除所述掩埋层的一部分和所述第三牺牲图案以形成掩埋图案；以及通过使用所述掩埋图案作为蚀刻掩模来去除所述下绝缘层的一部分和所述半导体衬底的一部分以形成字线沟槽。

公开(公告)号：CN115602702A

公开(公告)日：2023-01-13

申请号：CN202210727771.5

申请日：2022-06-22

Applicant: 三星电子株式会社(KR)

Inventor： 金成焕 ,  卢元基 ,  郑娜瑞 ,  韩昇煜

IPC: H01L29/06 ,  H01L23/482 ,  H01L23/488 ,  H01L23/528

Abstract: 一种半导体存储器件包括：衬底，在第一方向和垂直于第一方向的第二方向上延伸；位线结构，在衬底上在第一方向上排列，位线结构在第二方向上延伸；间隔物结构，设置在位线结构的侧壁上以在第二方向上延伸，间隔物结构包括由空气或氧化硅形成的间隔物；接触结构，设置在间隔物结构之间并且在第二方向上排列；围栏结构，填充接触结构之间的间隙和间隔物结构之间的间隙；以及焊盘隔离膜，隔离位于位线结构上的接触结构、间隔物结构和围栏结构。围栏结构包括第一围栏衬垫和第二围栏衬垫，第二围栏衬垫位于第一围栏衬垫上并且由空气和氧化硅中的一种形成，并且第二围栏衬垫在第一方向上与间隔物交叠。

公开(公告)号：CN112582417A

公开(公告)日：2021-03-30

申请号：CN202010867759.5

申请日：2020-08-26

Applicant: 三星电子株式会社

Inventor： 李相昊 ,  金恩娥 ,  李基硕 ,  崔宰福 ,  金根楠 ,  安容奭 ,  全辰桓 ,  韩相然 ,  韩成熙 ,  韩昇煜 ,  黄有商

IPC: H01L27/108

Abstract: 提供了一种半导体器件，所述半导体器件包括：器件隔离层，限定第一有源区域和第二有源区域；掩埋接触件，连接到第二有源区域；以及第一位线结构和第二位线结构，设置在第一有源区域和第二有源区域上。第一位线结构和第二位线结构中的每个包括位线接触部分和位线通过部分。位线接触部分电连接到第一有源区域。位线通过部分设置在器件隔离层上。掩埋接触件的最低部分的高度比位线通过部分的最低部分的高度小。掩埋接触件的最低部分的高度比位线接触部分的最低部分的高度大。位线通过部分的下端掩埋在第二有源区域中。

公开(公告)号：CN113838859A

公开(公告)日：2021-12-24

申请号：CN202110273389.7

申请日：2021-03-12

Applicant: 三星电子株式会社

Inventor： 洪智硕 ,  李相昊 ,  朴瑞龙 ,  安志荣 ,  李基硕 ,  李基硕 ,  崔允荣 ,  韩昇煜

IPC: H01L27/11551 ,  H01L27/11578 ,  H01L23/522

Abstract: 一种集成电路器件，包括：衬底，包括多个有源区；位线，在衬底上沿水平方向延伸；直接接触部，连接在从多个有源区中选择的第一有源区与所述位线之间；内部氧化物层，接触直接接触部的侧壁；以及含碳氧化物层，在所述位线的侧壁上沿竖直方向非线性地延伸，含碳氧化物层接触所述位线的侧壁。

公开(公告)号：CN102074573B

公开(公告)日：2016-04-20

申请号：CN201010541311.0

申请日：2010-11-12

Applicant: 三星电子株式会社

Inventor： 韩昇煜 ,  山田悟 ,  崔荣振

IPC: H01L29/06 ,  H01L27/092 ,  H01L21/762

CPC classification number: H01L21/823481 ,  H01L21/76229 ,  H01L21/823425

Abstract: 本发明公开了一种具有器件隔离结构的半导体器件。示例半导体器件包括：沟槽，形成在半导体基底中，以限定有源区；填充介电层，设置在沟槽中；氧化物层，设置在填充介电层和沟槽之间；氮化物层，设置在氧化物层和填充介电层之间；阻挡层，设置在氧化物层和氮化物层之间。

公开(公告)号：CN102074573A

公开(公告)日：2011-05-25

申请号：CN201010541311.0

申请日：2010-11-12

Applicant: 三星电子株式会社

Inventor： 韩昇煜 ,  山田悟 ,  崔荣振

IPC: H01L29/06 ,  H01L27/092 ,  H01L21/762

CPC classification number: H01L21/823481 ,  H01L21/76229 ,  H01L21/823425

Abstract: 本发明公开了一种具有器件隔离结构的半导体器件。示例半导体器件包括：沟槽，形成在半导体基底中，以限定有源区；填充介电层，设置在沟槽中；氧化物层，设置在填充介电层和沟槽之间；氮化物层，设置在氧化物层和填充介电层之间；阻挡层，设置在氧化物层和氮化物层之间。

公开(公告)号：CN215220720U

公开(公告)日：2021-12-17

申请号：CN202121340577.9

申请日：2021-06-16

Applicant: 三星电子株式会社

Inventor： 安志荣 ,  韩昇煜 ,  金成焕 ,  朴瑞龙 ,  李基硕 ,  崔允荣 ,  韩泰熙 ,  洪智硕

IPC: H01L27/108

Abstract: 提供了一种集成电路器件。该集成电路器件包括：衬底上的位线，该位线包括下导电层和上导电层；位线上的绝缘封盖图案；以及主绝缘间隔物，在位线的侧壁和绝缘封盖图案的侧壁上，该主绝缘间隔物包括向上导电层凸出的延伸部分。