公开(公告)号：CN112117322B

公开(公告)日：2024-07-09

申请号：CN202010112269.4

申请日：2020-02-24

Applicant: 三星电子株式会社

Inventor： 任桐贤 ,  李气范 ,  金旲炫 ,  魏胄滢 ,  尹成美

IPC: H01L29/06 ,  H01L27/146

Abstract: 提供一种半导体器件和一种制造半导体器件的方法，所述半导体器件包括半导体基底：包括限定有源区的沟槽；掩埋介电图案，位于沟槽中；氧化硅层，位于掩埋介电图案与沟槽的内壁之间；以及多晶硅层，位于氧化硅层与沟槽的内壁之间，其中，多晶硅层具有与半导体基底接触的第一表面以及与氧化硅层接触的第二表面，并且其中，第二表面包括均匀分布的多个硅晶粒。

公开(公告)号：CN115799215A

公开(公告)日：2023-03-14

申请号：CN202210811414.7

申请日：2022-07-11

Applicant: 三星电子株式会社

Inventor： 蔡敎锡 ,  孔东植 ,  朴英郁 ,  金志勋 ,  白明铉 ,  魏胄滢 ,  李准范

IPC: H01L23/528 ,  H01L23/532 ,  H01L21/768 ,  H01L27/105 ,  H10B99/00

Abstract: 公开了一种半导体器件和制造其的方法。该半导体器件可以包括在其中具有在第一方向上延伸的凹槽的衬底、在凹槽中的栅极绝缘层、在凹槽中并且在栅极绝缘层上的第一导电图案、以及在凹槽中并且在第一导电图案上的字线盖图案。第一导电图案可以包括第一材料，并且可以包括与字线盖图案相邻的第一导电部分和与凹槽的底端相邻的第二导电部分。第一导电部分的第一材料的晶粒的最大尺寸可以等于或大于第二导电部分的第一材料的晶粒的最大尺寸。

公开(公告)号：CN112117322A

公开(公告)日：2020-12-22

申请号：CN202010112269.4

申请日：2020-02-24

Applicant: 三星电子株式会社

Inventor： 任桐贤 ,  李气范 ,  金旲炫 ,  魏胄滢 ,  尹成美

IPC: H01L29/06 ,  H01L27/146

Abstract: 提供一种半导体器件和一种制造半导体器件的方法，所述半导体器件包括半导体基底：包括限定有源区的沟槽；掩埋介电图案，位于沟槽中；氧化硅层，位于掩埋介电图案与沟槽的内壁之间；以及多晶硅层，位于氧化硅层与沟槽的内壁之间，其中，多晶硅层具有与半导体基底接触的第一表面以及与氧化硅层接触的第二表面，并且其中，第二表面包括均匀分布的多个硅晶粒。

公开(公告)号：CN114597211A

公开(公告)日：2022-06-07

申请号：CN202111483604.2

申请日：2021-12-07

Applicant: 三星电子株式会社

Inventor： 尹成美 ,  金主烨 ,  金旲炫 ,  魏胄滢 ,  任桐贤 ,  郑天炯

IPC: H01L27/108 ,  H01L29/423

Abstract: 一种半导体装置可包括：衬底，其包括凹部；栅极绝缘层，其在凹部的表面上；杂质屏障层，其在栅极绝缘层的表面上以覆盖栅极绝缘层的表面；第一栅极图案，其在杂质屏障层上以填充凹部的下部；第二栅极图案，其在凹部中的第一栅极图案上；封盖绝缘图案，其在第二栅极图案上以填充凹部；以及杂质区域，其在与凹部的上侧壁相邻的衬底处。杂质屏障层的氮的浓度可高于包括在栅极绝缘层中的氮的浓度。第二栅极图案可包括与第一栅极图案的材料不同的材料。杂质区域的下表面可高于第一栅极图案的上表面。因此，半导体装置可具有良好的特性。

公开(公告)号：CN114512164A

公开(公告)日：2022-05-17

申请号：CN202111209532.2

申请日：2021-10-18

Applicant: 三星电子株式会社

Inventor： 安智英 ,  安容奭 ,  金铉用 ,  严敏燮 ,  魏胄滢 ,  李埈圭 ,  崔允荣

IPC: G11C11/401 ,  G11C11/15

Abstract: 提供了一种半导体存储器装置。该半导体存储器装置包括：基底，包括限定在第一方向上延伸并且包括第一源极/漏极区和第二源极/漏极区的有源图案的器件隔离图案；字线，在与第一方向相交的第二方向上延伸；位线，位于字线上并且电连接到第一源极/漏极区，并且在与第一方向和第二方向相交的第三方向上延伸；位线间隔件，位于位线的侧壁上；存储节点接触件，电连接到第二源极/漏极区，并且跨位线间隔件与位线间隔开；以及介电图案，位于位线间隔件与存储节点接触件之间。位线间隔件包括覆盖位线的侧壁的第一间隔件和位于介电图案与第一间隔件之间的第二间隔件。

公开(公告)号：CN114068685A

公开(公告)日：2022-02-18

申请号：CN202110589033.4

申请日：2021-05-28

Applicant: 三星电子株式会社

Inventor： 金慧元 ,  魏胄滢 ,  尹成美 ,  任桐贤 ,  李相运 ,  林兑旭 ,  蔡教锡

IPC: H01L29/423 ,  H01L27/108

Abstract: 提供了一种半导体装置。所述半导体装置包括：基底，包括凹部；栅极绝缘层，位于凹部的表面上；第一栅极图案，位于栅极绝缘层上，并且填充凹部的下部；第二栅极图案，在凹部中位于第一栅极图案上，并且包括具有与第一栅极图案的逸出功不同的逸出功的材料；盖绝缘图案，位于第二栅极图案上，并且填充凹部的上部；泄漏阻挡氧化物层，在凹部在第一栅极图案的上表面上方的上侧壁处位于栅极绝缘层上，并且接触盖绝缘图案的侧壁；以及杂质区，位于基底中并且与凹部的上侧壁相邻，每个杂质区具有比第一栅极图案的上表面高的下表面。

公开(公告)号：CN112635465A

公开(公告)日：2021-04-09

申请号：CN202010945220.7

申请日：2020-09-10

Applicant: 三星电子株式会社

Inventor： 尹成美 ,  任桐贤 ,  金主烨 ,  魏胄滢 ,  李南勋 ,  郑天炯

IPC: H01L27/108

Abstract: 本发明提供了半导体器件及制造其的方法。该半导体器件可以包括有源图案、硅衬垫、绝缘层、隔离图案和晶体管。有源图案可以从基板突出。具有晶体结构的硅衬垫可以共形地形成在有源图案和基板的表面上。绝缘层可以形成在硅衬垫上。隔离图案可以形成在绝缘层上以填充与有源图案相邻的沟槽。晶体管可以包括栅极结构和杂质区域。栅极结构可以设置在硅衬垫上，并且杂质区域可以形成在硅衬垫和与栅极结构的两侧相邻的有源图案处。