公开(公告)号：CN117135917A

公开(公告)日：2023-11-28

申请号：CN202310594112.3

申请日：2023-05-24

Applicant: 三星电子株式会社

Inventor： 具炳周 ,  金根楠 ,  李基硕

IPC: H10B12/00

Abstract: 提供了一种半导体器件。所述半导体器件包括：基底，包括单元阵列区域、外围电路区域和接口区域；位线，布置在单元阵列区域中并且在第一水平方向上延伸；模制绝缘层，布置在位线上并且包括在第二水平方向上延伸的开口；沟道层，分别布置在每个开口中的位线上；字线，分别布置在沟道层上并且在第二水平方向上从单元阵列区域延伸至接口区域，字线包括在模制绝缘层的每个开口的第一侧壁上的第一字线和在所述开口的第二侧壁上的第二字线；以及修整绝缘块，布置在接口区域中并连接到第一字线的端部和第二字线的端部。

公开(公告)号：CN117334635A

公开(公告)日：2024-01-02

申请号：CN202310760517.X

申请日：2023-06-26

Applicant: 三星电子株式会社

Inventor： 金根楠 ,  李基硕 ,  具炳周

IPC: H01L21/768 ,  H01L21/66

Abstract: 公开了一种半导体制造方法，包括：形成第一导电结构和第二导电结构；测量第一导电结构和第二导电结构之间的未对准值；基于测量的未对准值从一组掩模版中选择掩模版；以及使用选择的掩模版形成将第一导电结构电连接到第二导电结构的连接导电结构。

公开(公告)号：CN117119789A

公开(公告)日：2023-11-24

申请号：CN202310428648.8

申请日：2023-04-20

Applicant: 三星电子株式会社

Inventor： 具炳周 ,  金根楠 ,  李基硕

IPC: H10B12/00 ,  H01L23/528

Abstract: 一种半导体存储器装置包括：半导体衬底；外围电路结构，其设置在半导体衬底上；以及单元阵列结构，其位于外围电路结构上并且包括存储器单元阵列，该存储器单元阵列包括多个存储器单元，其中，单元阵列结构的多个存储器单元中的每一个包括：位线，其在第一水平方向上延伸；沟道图案，其包括位线上的水平沟道部分以及从水平沟道部分竖直地突出的竖直沟道部分；第一字线，其在沟道图案上在与第一水平方向交叉的第二水平方向上延伸；第一栅极绝缘图案，其位于沟道图案和第一字线之间；着陆焊盘，其连接到沟道图案的竖直沟道部分；以及数据存储图案，其设置在着陆焊盘上。

公开(公告)号：CN116997180A

公开(公告)日：2023-11-03

申请号：CN202310467637.0

申请日：2023-04-27

Applicant: 三星电子株式会社

Inventor： 李基硕 ,  具炳周 ,  金根楠 ,  李元锡 ,  郑文泳 ,  赵珉熙

IPC: H10B12/00

Abstract: 一种半导体装置可包括：位线，其在第一方向上延伸；半导体图案，其位于位线上，半导体图案包括在第一方向上彼此相对的第一竖直部分和第二竖直部分以及连接第一竖直部分和第二竖直部分的水平部分；第一字线和第二字线，其位于水平部分上，分别与第一竖直部分和第二竖直部分相邻；以及栅极绝缘图案，其位于第一竖直部分和第一字线之间以及第二竖直部分和第二字线之间。水平部分的底表面可位于低于或等于位线的最上表面的高度处。

公开(公告)号：CN117135908A

公开(公告)日：2023-11-28

申请号：CN202310096672.6

申请日：2023-01-19

Applicant: 三星电子株式会社

Inventor： 金根楠 ,  李基硕 ,  具炳周

IPC: H10B12/00 ,  H10B63/00

Abstract: 一种半导体存储器件，包括：衬底和在衬底上的绝缘层；绝缘层上的第一外围有源区和第二外围有源区，均具有第一表面和相对的第二表面；器件隔离层，在第一外围有源区与第二外围有源区之间以隔离第一外围有源区和第二外围有源区；位线，连接到第一外围有源区的第一表面和第二外围有源区的第一表面中的至少一个第一表面；第一栅绝缘层和第二栅绝缘层，分别设置在第一外围有源区的第二表面和第二外围有源区的第二表面上；第一外围栅电极和第二外围栅电极，第一外围栅电极设置在第一栅绝缘层上，第二外围栅电极设置在第二栅绝缘层上；以及接触图案，连接到位线，其中，第一外围有源区和第二外围有源区中的每一个通过绝缘层相对于衬底浮置。

公开(公告)号：CN112309985A

公开(公告)日：2021-02-02

申请号：CN202010674997.4

申请日：2020-07-14

Applicant: 三星电子株式会社

Inventor： 崔允荣 ,  李炳铉 ,  具炳周 ,  金昇辰 ,  朴相在 ,  裵珍宇 ,  李翰杰 ,  崔辅友 ,  洪贤宝

IPC: H01L21/8242 ,  H01L27/108 ,  H01L49/02

Abstract: 提供了制造电容器和半导体器件的方法(即，电容器形成方法和半导体器件形成方法)以及半导体器件和包括该半导体器件的装置。所述电容器形成方法可以包括：在基底上顺序地形成第一模制层、第一支撑材料层和第二模制层；在第二模制层上形成掩模图案；使用掩模图案作为掩模在第二模制层、第一支撑材料层和第一模制层中形成凹部；在凹部中形成下电极；通过干法清洁工艺去除掩模图案；减小下电极的上部的宽度；去除第一模制层；在下电极的表面上形成介电层；以及在介电层上形成上电极。

公开(公告)号：CN111092081A

公开(公告)日：2020-05-01

申请号：CN201911004947.9

申请日：2019-10-22

Applicant: 三星电子株式会社

Inventor： 金大元 ,  金奉秀 ,  崔荣振 ,  具炳周 ,  金万福

IPC: H01L27/108

Abstract: 公开了一种半导体器件，该半导体器件包括：半导体基板；第一杂质区和第二杂质区，在半导体基板中彼此间隔开；在半导体基板上的位线，该位线在第一方向上延伸；以及位线接触，将第一杂质区电连接到位线。位线接触包括：金属层，包括第一侧表面和第二侧表面；以及硅层，覆盖金属层的第一侧表面并且不覆盖金属层的第二侧表面。