公开(公告)号：CN113948515A

公开(公告)日：2022-01-18

申请号：CN202110531734.2

申请日：2021-05-17

Applicant: 三星电子株式会社

Inventor： 朴瑞龙 ,  韩升煜 ,  J·安 ,  李基硕 ,  崔允荣 ,  洪智硕

IPC: H01L27/108

Abstract: 一种半导体存储器装置包括：衬底,其具有单元阵列区、第一界面区和第二界面区，单元阵列区设有有源区；单元阵列区和第二界面区上的位线；电介质图案，其位于位线的顶表面上，并沿着位线的顶表面延伸，并且还延伸至第一界面区上；器件隔离图案，其位于衬底上，并且包括单元阵列区上的第一部分和第一界面区上的第二部分，第一部分限定有源区，第二部分设有第一凹部，并且每个第一凹部布置在两个邻近的电介质图案之间；以及第一牺牲半导体图案，其布置在第一界面区上，并且在第一凹部中。第一牺牲半导体图案包括多晶硅。

公开(公告)号：CN113809146A

公开(公告)日：2021-12-17

申请号：CN202110222725.5

申请日：2021-02-26

Applicant: 三星电子株式会社

Inventor： 安志荣 ,  韩昇煜 ,  金成焕 ,  朴瑞龙 ,  李基硕 ,  崔允荣 ,  韩泰熙 ,  洪智硕

IPC: H01L29/06 ,  H01L23/538 ,  H01L27/108

Abstract: 提供了一种集成电路器件。该集成电路器件包括：衬底上的位线，该位线包括下导电层和上导电层；位线上的绝缘封盖图案；以及主绝缘间隔物，在位线的侧壁和绝缘封盖图案的侧壁上，该主绝缘间隔物包括向上导电层凸出的延伸部分。

公开(公告)号：CN113838859A

公开(公告)日：2021-12-24

申请号：CN202110273389.7

申请日：2021-03-12

Applicant: 三星电子株式会社

Inventor： 洪智硕 ,  李相昊 ,  朴瑞龙 ,  安志荣 ,  李基硕 ,  李基硕 ,  崔允荣 ,  韩昇煜

IPC: H01L27/11551 ,  H01L27/11578 ,  H01L23/522

Abstract: 一种集成电路器件，包括：衬底，包括多个有源区；位线，在衬底上沿水平方向延伸；直接接触部，连接在从多个有源区中选择的第一有源区与所述位线之间；内部氧化物层，接触直接接触部的侧壁；以及含碳氧化物层，在所述位线的侧壁上沿竖直方向非线性地延伸，含碳氧化物层接触所述位线的侧壁。

公开(公告)号：CN215220720U

公开(公告)日：2021-12-17

申请号：CN202121340577.9

申请日：2021-06-16

Applicant: 三星电子株式会社

Inventor： 安志荣 ,  韩昇煜 ,  金成焕 ,  朴瑞龙 ,  李基硕 ,  崔允荣 ,  韩泰熙 ,  洪智硕

IPC: H01L27/108

Abstract: 提供了一种集成电路器件。该集成电路器件包括：衬底上的位线，该位线包括下导电层和上导电层；位线上的绝缘封盖图案；以及主绝缘间隔物，在位线的侧壁和绝缘封盖图案的侧壁上，该主绝缘间隔物包括向上导电层凸出的延伸部分。