公开(公告)号：CN118522653A

公开(公告)日：2024-08-20

申请号：CN202311622220.3

申请日：2023-11-30

Applicant: 三星电子株式会社

Inventor： 林真男 ,  李昊仁 ,  李东均 ,  梁相喆 ,  李炳铉

IPC: H01L21/66 ,  H01L21/027 ,  H01L21/68 ,  G03F7/20

Abstract: 一种制造半导体器件的方法可以包括：通过执行第一曝光工艺在第一晶片上形成目标图案；测量目标图案的未对准值；基于未对准值计算块未对准值和图案未对准值；基于块未对准值计算块校正值，基于图案未对准值计算图案校正值；以及基于块校正值和图案校正值对第二晶片执行第二曝光工艺。

公开(公告)号：CN116895645A

公开(公告)日：2023-10-17

申请号：CN202310358761.3

申请日：2023-04-06

Applicant: 三星电子株式会社

Inventor： 李东均

IPC: H01L23/64 ,  H10B12/00

Abstract: 一种半导体器件包括：第一电容器块，包括第一导电板和在第一导电板上的第一下电极；第二电容器块，包括与第一导电板间隔开的第二导电板和在第二导电板上的第二下电极；第一边缘电容器块，包括在第一导电板上的第一边缘电极并围绕第一电容器块；第二边缘电容器块，包括在第二导电板上的第二边缘电极并围绕第二电容器块；以及第一电极支撑件，支撑第一下电极、第二下电极、第一边缘电极和第二边缘电极。第一穿透图案穿透第一电极支撑件，在平面图中在第一下电极和第二下电极之上，并且不在第一边缘电极和第二边缘电极之上。

公开(公告)号：CN114335341A

公开(公告)日：2022-04-12

申请号：CN202111174455.1

申请日：2021-10-09

Applicant: 三星电子株式会社

Inventor： 金千培 ,  金昇辰 ,  李东均

IPC: H01L49/02 ,  H01L27/108

Abstract: 提供了一种半导体器件。该半导体器件包括：多个下电极，在半导体衬底上布置成蜂巢结构；以及支撑件，连接到所述多个下电极并限定多个开口区域，所述多个下电极通过所述多个开口区域暴露。所述多个开口区域中的每个的中心点布置在由所述多个下电极当中的三个对应的相邻下电极的中心点形成的三角形的重心处。

公开(公告)号：CN113497039A

公开(公告)日：2021-10-12

申请号：CN202110184734.X

申请日：2021-02-10

Applicant: 三星电子株式会社

Inventor： 崔允荣 ,  朴相在 ,  李东均

IPC: H01L27/108

Abstract: 提供了一种集成电路器件。所述集成电路器件包括：位于基底上的下电极，下电极包括第一下电极部分和第二下电极部分，第一下电极部分沿垂直于基底的顶表面的第一方向延伸并且包括第一主区域和第一顶区域，第二下电极部分在第一下电极部分上沿第一方向延伸并且包括第二主区域和第二顶区域；第一顶支撑图案，围绕第一下电极部分的第一顶区域的侧壁的至少一部分；以及第二顶支撑图案，围绕第二下电极部分的第二顶区域的侧壁的至少一部分，第二下电极部分包括向外突出到第二顶支撑图案的突起。

公开(公告)号：CN113345802A

公开(公告)日：2021-09-03

申请号：CN202110226898.4

申请日：2021-03-01

Applicant: 三星电子株式会社

Inventor： 崔允荣 ,  李东均 ,  李相晤 ,  朴相在

IPC: H01L21/033 ,  H01L21/027 ,  H01L21/8242

Abstract: 提供了一种制造半导体器件的方法。该方法包括：提供衬底，在该衬底中，限定了包括第一单元区域和第一外围区域在内的主要区域、和包括第二单元区域和第二区域在内的边缘区域；在衬底上依次形成模制层、支撑件层、掩模层和初步图案层；对初步图案层曝光，以分别在第一单元区域和第二单元区域的掩模层上同时形成第一图案和第二图案；在第二图案上形成蚀刻停止层；以及使用蚀刻停止层和第一图案来蚀刻掩模层，以在第一单元区域的模制层和支撑件层中形成孔图案。