-
-
公开(公告)号：CN106409907A
公开(公告)日：2017-02-15
申请号：CN201610591020.X
申请日：2016-07-25
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/04 , H01L21/336
CPC classification number: H01L29/78 , H01L29/04 , H01L29/66477
Abstract: 公开了用于半导体装置的堆叠件和用于形成所述堆叠件的方法。所述堆叠件包括：多个牺牲层，每个牺牲层包括第一晶格参数；至少一个沟道层，包括与第一晶格参数不同的第二晶格参数，每个沟道层设置在两个牺牲层之间并与所述两个牺牲层接触。堆叠件形成在下层上，牺牲层与下层接触。下层包括第三晶格参数，所述第三晶格参数与在所述多个牺牲层和所述至少一个沟道层被允许连贯地弛豫时所述多个牺牲层和所述至少一个沟道层将具有的晶格参数基本上相匹配。
-
公开(公告)号：CN107180792B
公开(公告)日：2023-03-07
申请号：CN201710123958.3
申请日：2017-03-03
Applicant: 三星电子株式会社
Inventor： 乔治·A·凯特尔 , 洪俊顾 , 马克·S·罗德尔 , 达尔门达·雷迪·帕勒
IPC: H01L21/8234 , H01L29/06 , H01L21/336 , H01L29/78
Abstract: 公开了一种半导体装置及形成半导体装置的方法。半导体装置的n沟道组件包括第一水平纳米片(hNS)堆叠件，p沟道组件包括第二hNS堆叠件。第一hNS堆叠件包括具有多个第一牺牲层和至少一个第一沟道层的第一栅极结构。第一内部间隔件设置在至少一个第一牺牲层和第一源极/漏极结构之间，其中，第一内部间隔件具有第一长度。第二hNS堆叠件包括具有多个第二牺牲层和至少一个第二沟道层的第二栅极结构。第二内部间隔件设置在至少一个第二牺牲层与第二源极/漏极结构之间，其中，第二内部间隔件具有比第一长度大的第二长度。
-
公开(公告)号：CN107527816B
公开(公告)日：2021-09-28
申请号：CN201710446932.2
申请日：2017-06-14
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L29/417
Abstract: 提供了一种用于对鳍式场效应晶体管器件的源极‑漏极结构形成低寄生电容接触件的方法。在一些实施例中所述方法包括将长沟槽向下刻蚀至源极‑漏极结构，沟槽足够长以延伸横跨器件的所有源极‑漏极区。导电层形成在源极‑漏极结构上，沟槽填充有第一填充材料。第二、较窄沟槽沿第一沟槽的长度的一部分开口，并且填充有第二填充材料。第一填充材料可以是导电的，并且可以形成所述接触件。如果第一填充材料不是导电的，则第三沟槽可以在第一沟槽的未填充有第二填充材料的部分中开口，并且填充有导电材料以形成所述接触件。
-
公开(公告)号：CN107527859A
公开(公告)日：2017-12-29
申请号：CN201710441952.0
申请日：2017-06-13
Applicant: 三星电子株式会社
IPC: H01L21/762
CPC classification number: H01L21/76205 , H01L21/30604 , H01L21/324 , H01L21/76224
Abstract: 本发明公开了用于制造半导体装置的方法，具体地，涉及在制造期间填充半导体结构中的空腔的方法。在半导体上沉积例如聚硅氮烷的第一材料的层，并经受第一热过程以改变其化学成分，例如，将其改变为二氧化硅。然后对其进行回蚀，并重复沉积和热过程的循环。也可以在第一循环之后的一个或更多个循环中重复回蚀，并且可以在一个或更多个循环中执行可以增大一个或更多个沉积层的密度的第二热过程。
-
Patent Agency Ranking
公开(公告)号：CN109817255B
公开(公告)日：2024-05-07
申请号：CN201811376292.3
申请日：2018-11-19
Applicant: 三星电子株式会社
Inventor： 莱恩·M·海雀 , 博尔纳·J·奧布拉多维奇 , 乔治·A·凯特尔 , 提塔许·瑞许特
Abstract: 一种权重单元包括第一双向存储元件及第二双向存储元件，所述第一双向存储元件及所述第二双向存储元件各自被配置成在第一电阻状态与和第一电阻状态不同的第二电阻状态之间切换。第一输入线连接到第一双向存储元件的第一端子，且第二输入线连接到第二双向存储元件的第一端子。正向偏置的第一二极管将第一双向存储元件的第二端子连接到第一输出线，反向偏置的第二二极管将第二双向存储元件的第二端子连接到第二输出线，反向偏置的第三二极管将第一双向存储元件的第二端子连接到第二输出线，且正向偏置的第四二极管将第二双向存储元件的第二端子连接到第一输出线。也提供一种集成电路和一种执行乘法及累加运算的方法。
-
公开(公告)号：CN111446080B
公开(公告)日：2023-06-20
申请号：CN202010049595.5
申请日：2020-01-16
Applicant: 三星电子株式会社
IPC: H01G7/06 , H01L29/78 , G16C60/00 , G06F30/20 , G06F111/10 , G06F119/14
Abstract: 本发明提供一种电路元件以及复合场效应晶体管。在一些实施例中，电路元件包含第一端子、第二端子以及层状结构。层状结构可包含连接到第一端子的第一导电层、位于第一导电层上的第一压电层、位于第一压电层上的第二压电层以及连接到第二端子的第二导电层。第一压电层可具有第一压电张量和第一电容率张量，且第二压电层可具有第二压电张量和第二电容率张量，第二压电张量和第二电容率张量中的一个或两个分别地不同于第一压电张量和第一电容率张量。
-
公开(公告)号：CN106409907B
公开(公告)日：2021-06-08
申请号：CN201610591020.X
申请日：2016-07-25
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/04 , H01L21/336
Abstract: 公开了用于半导体装置的堆叠件和用于形成所述堆叠件的方法。所述堆叠件包括：多个牺牲层，每个牺牲层包括第一晶格参数；至少一个沟道层，包括与第一晶格参数不同的第二晶格参数，每个沟道层设置在两个牺牲层之间并与所述两个牺牲层接触。堆叠件形成在下层上，牺牲层与下层接触。下层包括第三晶格参数，所述第三晶格参数与在所述多个牺牲层和所述至少一个沟道层被允许连贯地弛豫时所述多个牺牲层和所述至少一个沟道层将具有的晶格参数基本上相匹配。
-
公开(公告)号：CN107527816A
公开(公告)日：2017-12-29
申请号：CN201710446932.2
申请日：2017-06-14
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L29/417
CPC classification number: H01L21/76879 , H01L21/28518 , H01L21/76846 , H01L21/76855 , H01L21/76897 , H01L23/485 , H01L29/785 , H01L29/66795 , H01L29/41791
Abstract: 提供了一种用于对鳍式场效应晶体管器件的源极-漏极结构形成低寄生电容接触件的方法。在一些实施例中所述方法包括将长沟槽向下刻蚀至源极-漏极结构，沟槽足够长以延伸横跨器件的所有源极-漏极区。导电层形成在源极-漏极结构上，沟槽填充有第一填充材料。第二、较窄沟槽沿第一沟槽的长度的一部分开口，并且填充有第二填充材料。第一填充材料可以是导电的，并且可以形成所述接触件。如果第一填充材料不是导电的，则第三沟槽可以在第一沟槽的未填充有第二填充材料的部分中开口，并且填充有导电材料以形成所述接触件。
-
公开(公告)号：CN105633165A
公开(公告)日：2016-06-01
申请号：CN201510845580.9
申请日：2015-11-26
Applicant: 三星电子株式会社
Inventor： 乔治·A·凯特尔 , 伯纳·乔司·奥勃特道威 , 罗伯特·克里斯图福·博文 , 马克·S·罗迪尔
Abstract: 提供了包括异质结的半导体器件、电子器件及其接触结构。所述半导体器件可以包括金属接触件和沟道区，该沟道区具有在半导体器件的操作(导通状态)期间用于沟道区中的多数载流子的第一半导体材料。源/漏区可以包括包含第二半导体材料的半导体材料合金以及位于金属接触件和沟道区之间的至少一个异质结，其中，异质结形成用于多数载流子的能带边缘偏移，该能带边缘偏移小于或等于约0.2eV。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.038 seconds)
