公开(公告)号：CN109698165B

公开(公告)日：2024-12-31

申请号：CN201811221556.8

申请日：2018-10-19

Applicant: 三星电子株式会社

Inventor： 王伟义 ,  马克·S·罗德尔 ,  博尔纳·J·奧布拉多维奇

IPC: H01L21/8234 ,  H01L21/8238 ,  H01L21/28 ,  H01L27/092 ,  H01L29/423 ,  H01L29/78

Abstract: 本公开提供一种半导体装置和一种为半导体装置的多个组件提供栅极结构的方法。所述方法包括以下步骤。提供硅酸盐层。在所述硅酸盐层上提供高介电常数层。在所述高介电常数层上提供逸出功金属层。在所述提供高介电常数层之后，执行低温退火。在所述逸出功金属层上提供接触金属层。本公开的方法适用于明显较小的装置。

公开(公告)号：CN106409907B

公开(公告)日：2021-06-08

申请号：CN201610591020.X

申请日：2016-07-25

Applicant: 三星电子株式会社

Inventor： 乔治·A·凯特尔 ,  咖尼时·海德 ,  罗伯特·C·鲍恩 ,  马克·S·罗德尔

IPC: H01L29/78 ,  H01L29/04 ,  H01L21/336

Abstract: 公开了用于半导体装置的堆叠件和用于形成所述堆叠件的方法。所述堆叠件包括：多个牺牲层，每个牺牲层包括第一晶格参数；至少一个沟道层，包括与第一晶格参数不同的第二晶格参数，每个沟道层设置在两个牺牲层之间并与所述两个牺牲层接触。堆叠件形成在下层上，牺牲层与下层接触。下层包括第三晶格参数，所述第三晶格参数与在所述多个牺牲层和所述至少一个沟道层被允许连贯地弛豫时所述多个牺牲层和所述至少一个沟道层将具有的晶格参数基本上相匹配。

公开(公告)号：CN107527816A

公开(公告)日：2017-12-29

申请号：CN201710446932.2

申请日：2017-06-14

Applicant: 三星电子株式会社

Inventor： 乔治·A·凯特尔 ,  徐大卫 ,  及川弘太 ,  金昶和 ,  沃克·森古皮塔 ,  马克·S·罗德尔

IPC: H01L21/336 ,  H01L29/417

CPC classification number: H01L21/76879 ,  H01L21/28518 ,  H01L21/76846 ,  H01L21/76855 ,  H01L21/76897 ,  H01L23/485 ,  H01L29/785 ,  H01L29/66795 ,  H01L29/41791

Abstract: 提供了一种用于对鳍式场效应晶体管器件的源极-漏极结构形成低寄生电容接触件的方法。在一些实施例中所述方法包括将长沟槽向下刻蚀至源极-漏极结构，沟槽足够长以延伸横跨器件的所有源极-漏极区。导电层形成在源极-漏极结构上，沟槽填充有第一填充材料。第二、较窄沟槽沿第一沟槽的长度的一部分开口，并且填充有第二填充材料。第一填充材料可以是导电的，并且可以形成所述接触件。如果第一填充材料不是导电的，则第三沟槽可以在第一沟槽的未填充有第二填充材料的部分中开口，并且填充有导电材料以形成所述接触件。

公开(公告)号：CN107424929A

公开(公告)日：2017-12-01

申请号：CN201710346507.6

申请日：2017-05-17

Applicant: 三星电子株式会社

Inventor： 王维一 ,  马克·S·罗德尔 ,  博尔纳·J·奥布拉多维奇 ,  达尔门达·雷迪·帕勒 ,  洪俊顾

IPC: H01L21/335 ,  H01L29/775 ,  H01L29/06 ,  H01L29/165 ,  B82Y10/00

CPC classification number: H01L29/66553 ,  H01L21/02236 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/0259 ,  H01L29/045 ,  H01L29/0673 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/1054 ,  H01L29/66636 ,  H01L29/78 ,  H01L29/66439 ,  B82Y10/00 ,  H01L29/165 ,  H01L29/775

Abstract: 提供了一种形成用于半导体器件的纳米片堆叠件的方法，所述方法包括：在底层上形成多个牺牲层和至少一个沟道层的堆叠件，其中，牺牲层与底层接触，每个沟道层与牺牲层中的至少一个接触，牺牲层由SiGe形成，所述至少一个沟道层由Si形成；在所述堆叠件中形成至少一个源极/漏极沟槽区域以暴露SiGe牺牲层的表面和所述至少一个Si沟道层的表面；在湿氧或者臭氧和UV的环境中氧化SiGe牺牲层的暴露的表面和所述至少一个Si层的暴露的表面。

公开(公告)号：CN104347716A

公开(公告)日：2015-02-11

申请号：CN201410370711.8

申请日：2014-07-30

Applicant: 三星电子株式会社

Inventor： 乔治·A·凯蒂 ,  马克·S·罗德尔 ,  罗伯特·C·鲍文

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/086 ,  H01L29/0878 ,  H01L29/66522 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明提供了一种鳍形场效晶体管器件和一种形成鳍形场效晶体管器件的方法，所述鳍形场效晶体管器件可以包括位于鳍形结构中的可以提供用于鳍形场效晶体管器件的沟道区的高迁移率半导体材料。源区/漏区凹进可以邻近于鳍形结构，包括高迁移率半导体材料的成分的渐变组分外延生长的半导体合金材料可以位于源极/漏极凹进中。

公开(公告)号：CN108022873B

公开(公告)日：2023-05-23

申请号：CN201711077862.4

申请日：2017-11-06

Applicant: 三星电子株式会社

Inventor： 王维一 ,  博尔纳·J·奥布拉多维奇 ,  马克·S·罗德尔 ,  帝泰什·拉克西特 ,  克里斯·鲍温

IPC: H01L21/768 ,  H01L21/336 ,  H01L29/78

Abstract: 提供了一种半导体器件及其制造方法，所述半导体器件包括：一系列金属布线层以及位于金属布线层中的上金属布线层上的互补成对的平面场效应晶体管(FET)。上金属布线层为M3或比M3更高的层。每个FET包括结晶材料的沟道区。结晶材料可以包括多晶硅。上金属布线层M3或比M3更高的层可以包括钴。

公开(公告)号：CN107978630B

公开(公告)日：2023-04-28

申请号：CN201710983853.5

申请日：2017-10-20

Applicant: 三星电子株式会社

Inventor： 马克·S·罗德尔 ,  博尔纳·奥布拉多维奇

IPC: H01L29/10 ,  H01L29/16 ,  H01L29/78 ,  H01L21/336

Abstract: 公开了具有堆叠的纳米线状沟道的场效应晶体管及其制造方法。场效应晶体管包括具有纳米线状沟道区的堆叠体的鳍。堆叠体至少包括第一纳米线状沟道区和在第一纳米线状沟道区上堆叠的第二纳米线状沟道区。FET包括在鳍的相对侧上的源电极和漏电极。FET还包括在第一纳米线状沟道区与第二纳米线状沟道区之间的包含SiGe的介电分隔区，介电分隔区从第二纳米线状沟道区的面对第一纳米线状沟道区的表面完全延伸到第一纳米线状沟道区的面对第二纳米线状沟道区的表面。FET包括沿堆叠体的一对侧壁延伸的栅极堆叠体。栅极堆叠体包括栅极介电层和在栅极介电层上的金属层。金属层不在第一纳米线状沟道区与第二纳米线状沟道区之间延伸。

公开(公告)号：CN106711120B

公开(公告)日：2022-03-18

申请号：CN201610972556.6

申请日：2016-11-03

Applicant: 三星电子株式会社

Inventor： 沃克·森古皮塔 ,  洪俊顾 ,  马克·S·罗德尔

IPC: H01L23/50 ,  H01L21/48

Abstract: 提供了一种半导体器件及其制造方法，所述半导体器件包括：基底；电源轨，位于基底上；有源层，位于基底上并与电源轨位于同一层处；以及接触件，将电源轨电连接到有源层。有源层包括源极端子/漏极端子。

公开(公告)号：CN107768445A

公开(公告)日：2018-03-06

申请号：CN201710469652.3

申请日：2017-06-20

Applicant: 三星电子株式会社

Inventor： 马克·S·罗德尔 ,  王维一 ,  秦晓叶 ,  罗伯特·M·华莱士

IPC: H01L29/78 ,  H01L29/20 ,  H01L21/336

Abstract: 本发明涉及一种半导体装置及其制造方法，具体地，涉及一种金属氧化物半导体场效应晶体管(MOSFET)。所述MOSFET包括：基底，具有源区、漏区和位于源区与漏区之间的沟道区，所述基底具有在其上的包括三种元素的外延的III-V族材料；源电极，位于源区上方；漏电极，位于漏区上方；以及在沟道区中的晶体氧化物层，包括形成外延的III-V族材料上的氧化物，外延的III-V族材料包括三种元素。

公开(公告)号：CN107180792A

公开(公告)日：2017-09-19

申请号：CN201710123958.3

申请日：2017-03-03

Applicant: 三星电子株式会社

Inventor： 乔治·A·凯特尔 ,  洪俊顾 ,  马克·S·罗德尔 ,  达尔门达·雷迪·帕勒

IPC: H01L21/8234 ,  H01L29/06 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/0665 ,  B82Y10/00 ,  H01L21/02532 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823828 ,  H01L21/84 ,  H01L27/092 ,  H01L27/1211 ,  H01L29/0673 ,  H01L29/0847 ,  H01L29/1033 ,  H01L29/42384 ,  H01L29/66439 ,  H01L29/66545 ,  H01L29/66553 ,  H01L29/6656 ,  H01L29/66636 ,  H01L29/66742 ,  H01L29/7842 ,  H01L29/786 ,  H01L29/78687 ,  H01L29/78696 ,  H01L29/785 ,  H01L21/823431 ,  H01L29/0649

Abstract: 公开了一种半导体装置及形成半导体装置的方法。半导体装置的n沟道组件包括第一水平纳米片(hNS)堆叠件，p沟道组件包括第二hNS堆叠件。第一hNS堆叠件包括具有多个第一牺牲层和至少一个第一沟道层的第一栅极结构。第一内部间隔件设置在至少一个第一牺牲层和第一源极/漏极结构之间，其中，第一内部间隔件具有第一长度。第二hNS堆叠件包括具有多个第二牺牲层和至少一个第二沟道层的第二栅极结构。第二内部间隔件设置在至少一个第二牺牲层与第二源极/漏极结构之间，其中，第二内部间隔件具有比第一长度大的第二长度。