-
公开(公告)号：CN109493900B
公开(公告)日：2023-03-14
申请号：CN201811051273.3
申请日：2018-09-10
Applicant: 三星电子株式会社
Inventor： 提塔许·瑞许特 , 博尔纳·J·奧布拉多维奇 , 莱恩·M·海雀 , 迪恩特·阿帕科夫 , 费拉德米尔·尼基丁
IPC: G11C11/4074 , G11C11/4094
Abstract: 本发明阐述一种存储器装置、用于提供所述存储器装置的方法以及三维可堆叠存储器装置。所述存储器装置包括字线、第一多条位线、第二多条位线以及无选择器存储单元。每一个无选择器存储单元与字线、所述第一多条位线中的第一位线及所述第二多条位线中的第二位线进行耦合。所述无选择器存储单元包括第一磁性结及第二磁性结。所述第一磁性结及所述第二磁性结各自能够利用自旋轨道相互作用力矩进行编程。所述字线耦合在所述第一磁性结与所述第二磁性结之间。所述第一位线及所述第二位线分别与所述第一磁性结及所述第二磁性结进行耦合。所述无选择器存储单元被选择用于基于所述字线中、所述第一位线中及所述第二位线中的电压进行写入操作。
-
-
公开(公告)号：CN109698165B
公开(公告)日：2024-12-31
申请号：CN201811221556.8
申请日：2018-10-19
Applicant: 三星电子株式会社
Inventor： 王伟义 , 马克·S·罗德尔 , 博尔纳·J·奧布拉多维奇
IPC: H01L21/8234 , H01L21/8238 , H01L21/28 , H01L27/092 , H01L29/423 , H01L29/78
Abstract: 本公开提供一种半导体装置和一种为半导体装置的多个组件提供栅极结构的方法。所述方法包括以下步骤。提供硅酸盐层。在所述硅酸盐层上提供高介电常数层。在所述高介电常数层上提供逸出功金属层。在所述提供高介电常数层之后，执行低温退火。在所述逸出功金属层上提供接触金属层。本公开的方法适用于明显较小的装置。
-
公开(公告)号：CN109817255B
公开(公告)日：2024-05-07
申请号：CN201811376292.3
申请日：2018-11-19
Applicant: 三星电子株式会社
Inventor： 莱恩·M·海雀 , 博尔纳·J·奧布拉多维奇 , 乔治·A·凯特尔 , 提塔许·瑞许特
Abstract: 一种权重单元包括第一双向存储元件及第二双向存储元件，所述第一双向存储元件及所述第二双向存储元件各自被配置成在第一电阻状态与和第一电阻状态不同的第二电阻状态之间切换。第一输入线连接到第一双向存储元件的第一端子，且第二输入线连接到第二双向存储元件的第一端子。正向偏置的第一二极管将第一双向存储元件的第二端子连接到第一输出线，反向偏置的第二二极管将第二双向存储元件的第二端子连接到第二输出线，反向偏置的第三二极管将第一双向存储元件的第二端子连接到第二输出线，且正向偏置的第四二极管将第二双向存储元件的第二端子连接到第一输出线。也提供一种集成电路和一种执行乘法及累加运算的方法。
-
公开(公告)号：CN109712656B
公开(公告)日：2024-09-27
申请号：CN201811243986.X
申请日：2018-10-24
Applicant: 三星电子株式会社
Inventor： 博尔纳·J·奧布拉多维奇 , 提塔许·瑞许特 , 乔治·A·凯特尔 , 麦克·S·罗德尔 , 莱恩·M·海雀
Abstract: 本发明阐述一种执行数字同或运算的硬件单元及方法及神经网络。所述硬件单元包括输入线、多对磁性结、输出晶体管以及与所述输出晶体管耦合的至少一个选择晶体管。所述输入线接收所述输入信号及所述输入信号的补数。所述磁性结存储所述权重。每一个磁性结包括参考层、自由层及位于所述参考层与所述自由层之间的非磁性分隔层。所述自由层具有稳定磁性状态且能够利用自旋转移力矩和/或自旋轨道相互作用力矩进行编程。一对磁性结中的第一磁性结接收所述输入信号。所述一对磁性结中的第二磁性结接收输入信号补数。所述输出晶体管与磁性结耦合，以使每一对磁性结形成分压器。所述输出晶体管形成感测放大器。
-
Patent Agency Ranking
公开(公告)号：CN109817255A
公开(公告)日：2019-05-28
申请号：CN201811376292.3
申请日：2018-11-19
Applicant: 三星电子株式会社
Inventor： 莱恩·M·海雀 , 博尔纳·J·奧布拉多维奇 , 乔治·A·凯特尔 , 提塔许·瑞许特
Abstract: 一种权重单元包括第一双向存储元件及第二双向存储元件，所述第一双向存储元件及所述第二双向存储元件各自被配置成在第一电阻状态与和第一电阻状态不同的第二电阻状态之间切换。第一输入线连接到第一双向存储元件的第一端子，且第二输入线连接到第二双向存储元件的第一端子。正向偏置的第一二极管将第一双向存储元件的第二端子连接到第一输出线，反向偏置的第二二极管将第二双向存储元件的第二端子连接到第二输出线，反向偏置的第三二极管将第一双向存储元件的第二端子连接到第二输出线，且正向偏置的第四二极管将第二双向存储元件的第二端子连接到第一输出线。也提供一种集成电路和一种执行乘法及累加运算的方法。
-
公开(公告)号：CN109712656A
公开(公告)日：2019-05-03
申请号：CN201811243986.X
申请日：2018-10-24
Applicant: 三星电子株式会社
Inventor： 博尔纳·J·奧布拉多维奇 , 提塔许·瑞许特 , 乔治·A·凯特尔 , 麦克·S·罗德尔 , 莱恩·M·海雀
Abstract: 本发明阐述一种执行数字同或运算的硬件单元及方法及神经网络。所述硬件单元包括输入线、多对磁性结、输出晶体管以及与所述输出晶体管耦合的至少一个选择晶体管。所述输入线接收所述输入信号及所述输入信号的补数。所述磁性结存储所述权重。每一个磁性结包括参考层、自由层及位于所述参考层与所述自由层之间的非磁性分隔层。所述自由层具有稳定磁性状态且能够利用自旋转移力矩和/或自旋轨道相互作用力矩进行编程。一对磁性结中的第一磁性结接收所述输入信号。所述一对磁性结中的第二磁性结接收输入信号补数。所述输出晶体管与磁性结耦合，以使每一对磁性结形成分压器。所述输出晶体管形成感测放大器。
-
公开(公告)号：CN109698165A
公开(公告)日：2019-04-30
申请号：CN201811221556.8
申请日：2018-10-19
Applicant: 三星电子株式会社
Inventor： 王伟义 , 马克·S·罗德尔 , 博尔纳·J·奧布拉多维奇
IPC: H01L21/8234 , H01L21/8238 , H01L21/28 , H01L27/092 , H01L29/423 , H01L29/78
Abstract: 本公开提供一种半导体装置和一种为半导体装置的多个组件提供栅极结构的方法。所述方法包括以下步骤。提供硅酸盐层。在所述硅酸盐层上提供高介电常数层。在所述高介电常数层上提供逸出功金属层。在所述提供高介电常数层之后，执行低温退火。在所述逸出功金属层上提供接触金属层。本公开的方法适用于明显较小的装置。
-
公开(公告)号：CN109493900A
公开(公告)日：2019-03-19
申请号：CN201811051273.3
申请日：2018-09-10
Applicant: 三星电子株式会社
Inventor： 提塔许·瑞许特 , 博尔纳·J·奧布拉多维奇 , 莱恩·M·海雀 , 迪恩特·阿帕科夫 , 费拉德米尔·尼基丁
IPC: G11C11/4074 , G11C11/4094
Abstract: 本发明阐述一种存储器装置、用于提供所述存储器装置的方法以及三维可堆叠存储器装置。所述存储器装置包括字线、第一多条位线、第二多条位线以及无选择器存储单元。每一个无选择器存储单元与字线、所述第一多条位线中的第一位线及所述第二多条位线中的第二位线进行耦合。所述无选择器存储单元包括第一磁性结及第二磁性结。所述第一磁性结及所述第二磁性结各自能够利用自旋轨道相互作用力矩进行编程。所述字线耦合在所述第一磁性结与所述第二磁性结之间。所述第一位线及所述第二位线分别与所述第一磁性结及所述第二磁性结进行耦合。所述无选择器存储单元被选择用于基于所述字线中、所述第一位线中及所述第二位线中的电压进行写入操作。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.026 seconds)
