-
公开(公告)号：CN113451304A
公开(公告)日：2021-09-28
申请号：CN202110540355.X
申请日：2021-05-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 本公开提出半导体装置。半导体装置包括一主动区，其具有一通道区和一源极/漏极区并且沿着第一方向延伸；以及位于源极/漏极区上方的一源极/漏极接触件的结构。源极/漏极接触件的结构包括一基底部分纵向地沿着垂直于第一方向的第二方向延伸，以及位于基底部分上方的一导孔部分。导孔部分随着远离前述基底部分而逐渐变窄。
-
公开(公告)号：CN113451210A
公开(公告)日：2021-09-28
申请号：CN202110274614.9
申请日：2021-03-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/336
Abstract: 本公开涉及一种半导体结构的形成方法。该方法包括提供结构，具有栅极堆叠；第一栅极间隔物；第二栅极间隔物位于第一栅极间隔物之一上，并具有上侧部分于下侧部分上；虚置间隔物；蚀刻停止层；以及虚置盖。方法还包括移除虚置盖，以形成第一空洞于栅极堆叠上与第一栅极间隔物之间；移除虚置间隔物，以形成第二空洞于下侧部分上以及蚀刻停止层与上侧部分之间；沉积可分解材料层至第一空洞与第二空洞中；沉积密封层于蚀刻停止层、第一栅极间隔物、第二栅极间隔物、与可分解材料层上；以及移除可分解材料层，以再形成至少部分的第一空洞与第二空洞。
-
公开(公告)号：CN113140545A
公开(公告)日：2021-07-20
申请号：CN202110280100.4
申请日：2021-03-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/538 , H01L27/088 , H01L21/768 , H01L21/8234
Abstract: 公开了形成连接到长沟道半导体器件和短沟道半导体器件的源极/漏极区域的背侧通孔的方法以及由其形成的半导体器件。在实施例中，半导体器件包括：第一晶体管结构；与第一晶体管结构相邻的第二晶体管结构；位于第一晶体管结构和第二晶体管结构的前侧上的第一互连结构；和位于第一晶体管结构和第二晶体管结构的背侧上的第二互连结构，第二互连结构包括：位于所述第一晶体管结构的背侧上的第一介电层；位于第二晶体管结构的背侧上的第二介电层；延伸穿过第一介电层并电耦合到第一晶体管结构的第一源极/漏极区域的第一接触件；和延伸穿过第二介电层并电耦合到第二晶体管结构的第二源极/漏极区域域的第二接触件，第二接触件的第二长度小于所述第一接触件的第一长度。
-
公开(公告)号：CN113053853A
公开(公告)日：2021-06-29
申请号：CN202110185533.1
申请日：2021-02-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/528 , H01L21/768 , H01L29/423 , H01L21/28 , H01L29/78 , H01L21/336 , H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 半导体器件，包括金属栅极结构，金属栅极结构具有设置在金属栅极结构的侧壁上的侧壁间隔件。在一些实施例中，金属栅极结构的顶面相对于侧壁间隔件的顶面凹进。半导体器件可进一步包括设置在金属栅极结构的上方并且与金属栅极结构接触的金属覆盖层，其中金属覆盖层的底部的第一宽度大于金属覆盖层的顶部的第二宽度。在一些实施例中，半导体器件可进一步包括设置在金属覆盖层的任一侧上的介电材料，其中侧壁间隔件和金属栅极结构的部分设置在介电材料的下方。本申请的实施例还涉及制造半导体器件的方法。
-
公开(公告)号：CN111092053A
公开(公告)日：2020-05-01
申请号：CN201911005905.7
申请日：2019-10-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088 , H01L21/768
Abstract: 根据本申请的实施例，提供了形成集成电路结构的方法，包括在晶体管的源极/漏极区域上方形成电连接至源极/漏极区域的第一源极/漏极接触插塞，形成与栅极堆叠件重叠的第一介电硬掩模，使第一源极/漏极接触插塞凹进以形成第一凹槽，在第一凹槽中形成第二介电硬掩模，使层间介电层凹进以形成第二凹槽，以及在第二凹槽中形成第三介电硬掩模。第三介电硬掩模接触第一介电硬掩模和第二介电硬掩模。本申请的实施例还提供了其他形成集成电路结构的方法以及集成电路结构。
-
Patent Agency Ranking
公开(公告)号：CN220400593U
公开(公告)日：2024-01-26
申请号：CN202321713491.5
申请日：2023-07-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02
Abstract: 本申请涉及一种集成电路器件，电阻平衡条带极大地提高了栅极接地N型通道金属氧化物半导体(ggNMOS)器件承受及防护人体放电模型(HBM)静电放电(ESD)事件的能力。电阻平衡条带是在基底中在有源区与环绕有源区的块状环之间形成的高电阻区，有源区包括ggNMOS器件的金属氧化物半导体场效应晶体管(MOSFET)。Vss轨经由块状环耦合至位于MOSFET之下的基底。位于MOSFET之下的基底为寄生晶体管提供基极区，寄生晶体管导通以使ggNMOS器件进行操作。所述条带抑制基极区与块状环之间的低电阻路径并防止ggNMOS器件的大部分在ggNMOS器件的其余部分保持导通时被断开。所述条带可被划分成插入关键位置处的段。
-
公开(公告)号：CN220172137U
公开(公告)日：2023-12-12
申请号：CN202321263658.2
申请日：2023-05-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体装置结构，包含基底；外延源极/漏极区，设置于基底上方；介电层位于外延源极/漏极区上方；导电部件延伸通过介电层。导电部件电性耦接至外延源极/漏极区。介电层形成围绕导电部件的侧壁；保护衬垫沿侧壁及导电部件延伸并物理接触侧壁及导电部件。保护衬垫被凹陷，以暴露侧壁的一部分，侧壁的此部分具有从介电层的顶表面延伸到保护衬垫的长度，且导电部件接触侧壁的此部分；金属盖层，设置于外延源极/漏极区与导电部件的底表面之间。半导体装置结构还包含硅化物层，设置于外延源极/漏极区与金属盖层之间。金属盖层包含钨、钼或前述的组合。
-
公开(公告)号：CN222916512U
公开(公告)日：2025-05-27
申请号：CN202421574703.0
申请日：2024-07-04
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本申请涉及半导体结构与半导体装置，其中，半导体结构包括位于衬底中的源极及漏极。所述半导体结构包括氮化镓(GaN)高电子迁移率晶体管(HEMT)装置的栅极，所述栅极被配置成对源极与漏极之间的通道进行控制。所述半导体结构包括位于栅极与衬底上的电路之间的电阻器，在目标装置(例如，氮化镓(GaN)高电子迁移率晶体管装置)的栅极与箝位电路之间提供电阻器会改善输入/输出(IO)与目标装置之间的静电放电(ESD)保护。举例而言，在人体模型下，电阻器可在输入/输出与目标装置的源极之间以及输入/输出与目标装置的漏极之间形成可为至少2千伏的静电放电保护。由于静电放电保护得到改善，因此目标装置中发生烧毁的可能性得以降低。另外，可在箝位电路中施加更大的电流，而不会存在静电放电的风险。
-
公开(公告)号：CN222840007U
公开(公告)日：2025-05-06
申请号：CN202421410249.5
申请日：2024-06-19
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本实用新型的各种实施例是关于一种半导体装置，所述半导体装置可以包括静电放电(ESD)保护电路及高电压ESD触发电路，高电压ESD触发电路被配置来为半导体装置的高电压电路触发ESD保护。高电压ESD触发电路可以通过本文描述的高电压ESD触发电路的示例性实施方式中的一者或多者来实施。本文描述的高电压ESD触发电路的示例性实施方式能够处理半导体装置中包括的高电压电路的高电压。此降低了在这些高电压电路的正常操作期间过早触发ESD保护的可能性及/或防止过早触发ESD保护，且使得高电压电路能够受到保护而免于高电压ESD事件的影响。
-
公开(公告)号：CN220510044U
公开(公告)日：2024-02-20
申请号：CN202321545119.8
申请日：2023-06-16
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体结构，本公开描述了一种设置于半导体基板中的内埋导电结构及其形成方法。结构包含外延区，设置于基板上且相邻于纳米结构栅极层及纳米结构通道层；第一硅化物层，设置于外延区的顶部之内；以及第一导电结构，设置于第一硅化物层的顶表面上。结构还包含第二硅化物层，设置于外延区的底部之内；以及第二导电结构，设置于第二硅化物层的底表面上且贯穿基板，其中第二导电结构包含第一金属层，与第二硅化物层接触；以及第二金属层，与第一金属层接触。
-
-
-
-
-
-
-
-
-
Search Results
90
records
(took 0.037 seconds)
