-
公开(公告)号：CN113571520B
公开(公告)日：2025-04-29
申请号：CN202110475581.4
申请日：2021-04-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供一种半导体器件及其制造方法。所述半导体器件具有位于衬底中的源极区及漏极区、栅极结构以及金属线。源极区在衬底中环绕漏极区。栅极结构设置在衬底上，且设置在源极区与漏极区之间。栅极结构环绕漏极区。金属线位于源极区及漏极区以及栅极结构上方且电连接到漏极区或源极区。源极区包括掺杂区，所述掺杂区具有位于所述掺杂区的两个相对端部之间的断开区。金属线从漏极区延伸、跨越栅极结构且跨越断开区并超过源极区。
-
公开(公告)号：CN113013230A
公开(公告)日：2021-06-22
申请号：CN202011484583.1
申请日：2020-12-15
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/08 , H01L29/78 , H01L27/02 , H01L21/336
Abstract: 本公开的各种实施例涉及一种半导体器件。所述半导体器件包括位于衬底中且在侧向上间隔开的源极区与漏极区。栅极堆叠位于衬底之上以及源极区与漏极区之间。漏极区包括位于衬底中的具有第一掺杂类型的两个或更多个第一掺杂区。漏极区还包括位于衬底中的一个或多个第二掺杂区。第一掺杂区具有比第二掺杂区高的第一掺杂类型掺杂剂的浓度，且每一个第二掺杂区在侧向上设置在两个相邻的第一掺杂区之间。另提供一种半导体器件的形成方法。
-
公开(公告)号：CN119653868A
公开(公告)日：2025-03-18
申请号：CN202411665470.X
申请日：2024-11-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H10D89/60
Abstract: 在半导体器件的顶视图中，半导体器件包括集成电路和集成电路周围的一个或多个保护环。一个或多个保护环中的至少一个保护环包括衬底中的有源区域、在半导体器件的顶视图中在第一方向上延伸并且在半导体器件的顶视图中布置在第二方向上的第一多个细长导电结构以及在第二方向上延伸并且布置在第一方向上的第二多个细长导电结构。第一多个细长导电结构和第二多个细长导电结构的组合在有源区域之上形成导电网格，并且相对于仅包括第一多个细长导电结构或仅包括第二多个细长导电结构，提供了有源区域的表面区的增加的覆盖。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN113571520A
公开(公告)日：2021-10-29
申请号：CN202110475581.4
申请日：2021-04-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 提供一种半导体器件及其制造方法。所述半导体器件具有位于衬底中的源极区及漏极区、栅极结构以及金属线。源极区在衬底中环绕漏极区。栅极结构设置在衬底上，且设置在源极区与漏极区之间。栅极结构环绕漏极区。金属线位于源极区及漏极区以及栅极结构上方且电连接到漏极区或源极区。源极区包括掺杂区，所述掺杂区具有位于所述掺杂区的两个相对端部之间的断开区。金属线从漏极区延伸、跨越栅极结构且跨越断开区并超过源极区。
-
公开(公告)号：CN119134246A
公开(公告)日：2024-12-13
申请号：CN202411117394.9
申请日：2024-08-15
Applicant: 台湾积体电路制造股份有限公司
Abstract: 提供一种静电放电保护的电路及方法。电路包括基板、在基板上的靶装置、及电耦合至靶装置的静电放电(ESD)装置。ESD装置包括电耦合至第一参考电压供应及第二参考电压供应的ESD侦测电路、电耦合至ESD侦测电路并用以回应于在第一或第二参考电压供应上的ESD事件而经触发的反向器电路、电耦合至反向器电路并用以对自反向器电路放电的电流进行整流的整流器电路、及电耦合至整流器电路并用以对经由整流器电路传递的剩余电流进行放电的晶体管。
-
Patent Agency Ranking
公开(公告)号：CN220400593U
公开(公告)日：2024-01-26
申请号：CN202321713491.5
申请日：2023-07-03
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02
Abstract: 本申请涉及一种集成电路器件，电阻平衡条带极大地提高了栅极接地N型通道金属氧化物半导体(ggNMOS)器件承受及防护人体放电模型(HBM)静电放电(ESD)事件的能力。电阻平衡条带是在基底中在有源区与环绕有源区的块状环之间形成的高电阻区，有源区包括ggNMOS器件的金属氧化物半导体场效应晶体管(MOSFET)。Vss轨经由块状环耦合至位于MOSFET之下的基底。位于MOSFET之下的基底为寄生晶体管提供基极区，寄生晶体管导通以使ggNMOS器件进行操作。所述条带抑制基极区与块状环之间的低电阻路径并防止ggNMOS器件的大部分在ggNMOS器件的其余部分保持导通时被断开。所述条带可被划分成插入关键位置处的段。
-
公开(公告)号：CN220121842U
公开(公告)日：2023-12-01
申请号：CN202321112797.5
申请日：2023-05-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02
Abstract: 本实用新型提供一种集成电路(IC)，所述集成电路包括设置于半导体衬底上的第一半导体装置及第二半导体装置。第一半导体装置包括第一闸极结构、第一源极区及第一汲极区。第一源极区及第一汲极区设置于第一阱区中。第二半导体装置包括第二闸极结构、第二源极区及第二汲极区。第二源极区及第二汲极区设置于第二阱区中。第一阱区及第二阱区包括第一掺杂类型。第一阱区自第二阱区在侧向上偏移第一距离。第三阱区设置于半导体衬底中且在侧向上位于第一阱区与第二阱区之间。第三阱区包括与第一掺杂类型相反的第二掺杂类型。
-
公开(公告)号：CN222916512U
公开(公告)日：2025-05-27
申请号：CN202421574703.0
申请日：2024-07-04
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本申请涉及半导体结构与半导体装置，其中，半导体结构包括位于衬底中的源极及漏极。所述半导体结构包括氮化镓(GaN)高电子迁移率晶体管(HEMT)装置的栅极，所述栅极被配置成对源极与漏极之间的通道进行控制。所述半导体结构包括位于栅极与衬底上的电路之间的电阻器，在目标装置(例如，氮化镓(GaN)高电子迁移率晶体管装置)的栅极与箝位电路之间提供电阻器会改善输入/输出(IO)与目标装置之间的静电放电(ESD)保护。举例而言，在人体模型下，电阻器可在输入/输出与目标装置的源极之间以及输入/输出与目标装置的漏极之间形成可为至少2千伏的静电放电保护。由于静电放电保护得到改善，因此目标装置中发生烧毁的可能性得以降低。另外，可在箝位电路中施加更大的电流，而不会存在静电放电的风险。
-
-
公开(公告)号：CN222840007U
公开(公告)日：2025-05-06
申请号：CN202421410249.5
申请日：2024-06-19
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本实用新型的各种实施例是关于一种半导体装置，所述半导体装置可以包括静电放电(ESD)保护电路及高电压ESD触发电路，高电压ESD触发电路被配置来为半导体装置的高电压电路触发ESD保护。高电压ESD触发电路可以通过本文描述的高电压ESD触发电路的示例性实施方式中的一者或多者来实施。本文描述的高电压ESD触发电路的示例性实施方式能够处理半导体装置中包括的高电压电路的高电压。此降低了在这些高电压电路的正常操作期间过早触发ESD保护的可能性及/或防止过早触发ESD保护，且使得高电压电路能够受到保护而免于高电压ESD事件的影响。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.03 seconds)
