公开(公告)号：CN1848454A

公开(公告)日：2006-10-18

申请号：CN200610007485.2

申请日：2006-02-14

Applicant: 国际商业机器公司

Inventor： 朱慧珑 ,  B·B·多里斯

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/785 ,  H01L29/4908 ,  H01L29/66795 ,  H01L29/66803 ,  H01L29/7842 ,  H01L29/7854 ,  H01L29/78645 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 用应力材料替代FINFET的栅极的一部分以给FINFET的沟道施加应力以提高电子和空穴迁移率并提高性能。FINFET具有SiGe/Si叠层栅极，并且在栅极的SiGe部分硅化之前有选择地蚀刻以形成栅极间隙，所述栅极间隙使栅极足够薄以便完全硅化。在硅化后，用应力氮化物膜填充栅极间隙以在沟道中产生应力并提高FINFET的性能。

公开(公告)号：CN1828831A

公开(公告)日：2006-09-06

申请号：CN200610002745.7

申请日：2006-01-25

Applicant: 国际商业机器公司

Inventor： 朱慧珑 ,  B·B·多里斯 ,  P·J·欧尔迪吉斯 ,  M·莱昂 ,  杨敏 ,  陈华杰

IPC: H01L21/20 ,  H01L21/762 ,  H01L21/84 ,  H01L27/12 ,  H01L29/02

CPC classification number: H01L27/1203 ,  H01L21/823807 ,  H01L21/84 ,  H01L27/1207 ,  Y10S438/938

Abstract: 本发明提供了一种形成半导体衬底的方法，包括以下步骤：提供初始结构，具有包括第一取向材料的第一器件区域和包括第二取向材料的第二器件区域；在第一取向材料顶部形成第一浓度的晶格调整材料；在第二取向材料顶部形成第二浓度的晶格调整材料；混合第一浓度的晶格调整材料与第一取向材料以形成第一晶格尺寸表面，并混合第二浓度的晶格调整材料与第二取向材料以形成第二晶格尺寸表面；以及在第一晶格尺寸表面顶部形成第一应变半导体层，并在第二晶格尺寸表面顶部形成第二应变半导体层。

公开(公告)号：CN1270370C

公开(公告)日：2006-08-16

申请号：CN200310121333.1

申请日：2003-12-11

Applicant: 国际商业机器公司

Inventor： D·奇丹巴尔拉奥 ,  O·H·多库马茨 ,  B·B·多里斯 ,  J·A·曼德尔曼

IPC: H01L21/76

CPC classification number: H01L29/7846 ,  H01L21/76232 ,  H01L21/823807 ,  H01L21/823878 ,  H01L29/785

Abstract: 一种在张力和/或压缩力作用下的衬底，该衬底可以改善在其中制造的器件的性能。可以通过选择适当的STI填充材料将张力和/或压缩力施加到衬底上。STI区形成在衬底层中，并对相邻的衬底区施加应力。在压缩力或张力作用下的衬底展现出与无应力衬底不同的电荷迁移率特性。通过可控制地改变在衬底上形成的NFET和PFET中的这些应力，可以实现IC性能的改善。

公开(公告)号：CN1691350A

公开(公告)日：2005-11-02

申请号：CN200510055304.9

申请日：2005-03-15

Applicant: 国际商业机器公司

Inventor： 朱慧珑 ,  B·B·多里斯 ,  陈华杰

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L29/7845 ,  H01L21/28035 ,  H01L21/823807 ,  H01L21/823828 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/4925 ,  H01L29/66545 ,  H01L29/7842

Abstract: 本发明提供了通过利用SiGe和/或Si:C的栅极应力在体硅和SOI(绝缘体上硅)CMOS(互补金属氧化物半导体)器件中制造无位错应力沟道的结构和方法。MOS器件包括体硅或SOI的衬底、衬底上的栅极介质层以及SiGe和/或Si:C的叠层栅极结构，该叠层栅极结构具有在叠层栅极结构中的SSi(应变Si)/SiGe或SSi/Si:C的界面处产生的应力。叠层栅极结构具有在栅极介质层上的大晶粒尺寸Si或SiGe的第一应力膜层、第一应力膜层上的应变SiGe或应变Si:C的第二应力膜层以及第二应力膜层上的半导体或导体如p(多晶)－Si。

公开(公告)号：CN104769722B

公开(公告)日：2017-07-04

申请号：CN201380057762.9

申请日：2013-08-15

Applicant: 国际商业机器公司

Inventor： 程慷果 ,  V·S·巴斯克 ,  B·B·多里斯 ,  A·卡基菲鲁兹 ,  K·里姆

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L27/1211 ,  H01L21/845 ,  H01L29/66795 ,  H01L29/785

Abstract: 披露了形成本地化绝缘体上硅(SOI)finFET 104的方法和结构。在块型衬底102上形成鳍。氮化物间隔物208保护鳍的侧壁。在鳍上沉积浅沟槽隔离区域412。氧化工艺使得氧通过浅沟槽隔离区域412扩散到下方的硅中。氧与硅反应生成氧化物，其为鳍提供电隔离。浅沟槽隔离区域与鳍和/或鳍上所沉积的氮化物间隔物直接物理接触。

公开(公告)号：CN104167361B

公开(公告)日：2017-04-12

申请号：CN201410206585.2

申请日：2014-05-16

Applicant: 国际商业机器公司

Inventor： 程慷果 ,  B·B·多里斯 ,  A·卡基菲鲁兹 ,  A·雷茨尼采克

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/10

CPC classification number: H01L21/02532 ,  H01L21/02164 ,  H01L21/02381 ,  H01L21/324 ,  H01L21/76224 ,  H01L21/76237 ,  H01L21/76283 ,  H01L21/823431 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/845 ,  H01L27/0886 ,  H01L27/0924 ,  H01L27/1207 ,  H01L27/1211 ,  H01L29/0649 ,  H01L29/16 ,  H01L29/161 ,  H01L29/167 ,  H01L29/66795

Abstract: 本发明涉及FinFET结构及其形成方法。使用具有掺碳外延硅层的体硅衬底制造带有鳍的结构。该结构的pFET区域包括硅锗鳍。这些鳍通过对所述结构进行退火以将含锗层与邻接的晶体硅层混合而形成。所述结构还包括nFET区域，所述nFET区域包括由所述晶体硅层形成的硅鳍。在所述nFET区域中的所述含锗层被去除，从而在所述nFET区域中的所述晶体硅层下方产生空间。在所述空间内提供绝缘材料。通过浅沟槽隔离区使所述pFET区域与所述nFET区域电隔离。

公开(公告)号：CN105810643A

公开(公告)日：2016-07-27

申请号：CN201610006801.8

申请日：2016-01-05

Applicant: 国际商业机器公司

Inventor： B·B·多里斯 ,  何虹 ,  李俊涛 ,  王俊利 ,  杨智超

IPC: H01L21/84 ,  H01L27/12

CPC classification number: H01L27/1211 ,  H01L21/02532 ,  H01L21/2251 ,  H01L21/30604 ,  H01L21/31111 ,  H01L21/324 ,  H01L21/823807 ,  H01L21/845 ,  H01L27/0922 ,  H01L27/0924 ,  H01L29/1054 ,  H01L29/16 ,  H01L29/161 ,  H01L29/6653 ,  H01L29/66818

Abstract: 本发明涉及制造Si和SiGe鳍片、制造CMOS器件的方法以及CMOS器件。描述了一种制造硅(Si)和硅锗(SiGe)鳍片的方法。该方法包括：在布置在衬底上的掩埋氧化物(BOX)层上形成至少两个Si鳍片，至少一个Si鳍片形成在第一区域中，并且至少一个Si鳍片形成在第二区域中，在第二区域中的至少一个Si鳍片比在第一区域中的至少一个Si鳍片更薄。该方法同样包括在第一区域之上沉积氧化物掩模；在第二区域中的至少一个Si鳍片上外延生长SiGe层；以及执行热退火工艺以将Ge从SiGe层驱动到在第二区域中的至少一个Si鳍片中，以在第二区域中形成至少一个SiGe鳍片。

公开(公告)号：CN101939253B

公开(公告)日：2014-07-23

申请号：CN200980104087.4

申请日：2009-02-03

Applicant: 国际商业机器公司

Inventor： C·T·布莱克 ,  T·J·达尔顿 ,  B·B·多里斯 ,  C·拉登斯

IPC: B82B3/00

CPC classification number: H01L21/0338 ,  B81B2203/0369 ,  B81C1/00031 ,  B81C2201/0149 ,  B81C2201/0198 ,  B82Y30/00 ,  H01L21/0337 ,  H01L51/0017 ,  Y10S977/882 ,  Y10S977/887 ,  Y10S977/888 ,  Y10T428/24479 ,  Y10T428/2457 ,  Y10T428/24612 ,  Y10T428/24736 ,  Y10T428/24802

Abstract: 在一个实施例中，包围大区域的六边形瓦片被分为三个群组，每个群组含有彼此分离的所有六边形瓦片的三分之一。在模板层(2OA，2OB，20C)中形成每个群组(01，02，03)中的六边形瓦片的开口，且在每个开口内施加并构图自组装嵌段共聚物的组。重复该过程三次以涵盖所有三个群组，产生遍布宽广区域的自对准图形。在另一实施例中，该大区域被分为两个不重迭且互补的群组的矩形瓦片。每个矩形区域的宽度小于自组装嵌段共聚物的有序范围。以顺序方式在每一群组中形成自组装自对准的线与间隔结构(4OA，5OA；4OB，5OB；4OC，50C)，从而线与间隔图形形成为遍及了延伸超出有序范围的大区域。

公开(公告)号：CN103650146A

公开(公告)日：2014-03-19

申请号：CN201280033283.9

申请日：2012-07-03

Applicant: 国际商业机器公司

Inventor： 程慷果 ,  B·B·多里斯

IPC: H01L29/732

CPC classification number: H01L29/66795 ,  H01L29/785

Abstract: 一种鳍片场效应晶体管（鳍片FET）、鳍片FET阵列及其制造方法。在可选地包含掺杂剂的绝缘区域上提供鳍片FET。另外，鳍片FET可选地用衬垫覆盖。以阵列提供的鳍片FET具有均匀的高度。

公开(公告)号：CN1992275B

公开(公告)日：2010-05-19

申请号：CN200610148517.0

申请日：2006-11-17

Applicant: 国际商业机器公司

Inventor： 陈自强 ,  V·K·帕鲁许里 ,  V·纳拉亚南 ,  A·C·卡勒伽里 ,  张郢 ,  B·B·多里斯 ,  M·P·胡齐克 ,  M·L·斯特恩 ,  Y-H·金

IPC: H01L27/092 ,  H01L21/8238 ,  H01L29/78 ,  H01L29/49 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L21/823857 ,  H01L21/28044 ,  H01L21/28088 ,  H01L21/823842 ,  H01L29/4925 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517

Abstract: 提供了一种半导体结构及其制造方法，其中所述结构包括至少一个nFET器件区和至少一个pFET器件区，其中至少一个所述器件是减薄的含Si栅极的器件，而另一个器件是金属栅极的器件。也就是说，本发明提供了一种半导体结构，其中所述nFET或pFET器件的至少一者包括由减薄的含Si电极即多晶硅电极以及上覆的第一金属构成的栅电极叠层，而另一器件包括具有至少所述第一金属栅极但没有所述减薄的含Si电极的栅电极叠层。