-
公开(公告)号：CN118036520A
公开(公告)日：2024-05-14
申请号：CN202410159375.6
申请日：2024-02-04
Applicant: 西安微电子技术研究所
IPC: G06F30/33
Abstract: 本发明公开了一种SoC多功能模块验证平台及方法，属于集成电路领域，本方法对验证平台中的验证环境进行了改进，在验证环境的开发设计时，为每个功能模块配置了一个功能配置状态入口，通过不同的配置参数，可以配置不同的工作模式，在不同工作模式下进行相关测试，实现了多功能模块在同一验证平台下验证场景的独立开发，极大地实现了验证平台的复用，保证了验证环境的一致性，极大的提高了验证效率；克服了传统验证方法中，多人协同工作时经常出现的各模块验证环境构建过程的“等靠要”状态，本方法使得各验证功能模块验证环境完全实现了独立开发，实现了多人同时并行协同工作，减少了因各模块相互开发导致的验证环境的互相影响。
-
公开(公告)号：CN117573605A
公开(公告)日：2024-02-20
申请号：CN202311489879.6
申请日：2023-11-09
Applicant: 西安微电子技术研究所
IPC: G06F15/78
Abstract: 本发明公开了一种基于CORTEX‑R4架构的SoC结构，包括系统处理器、EMIF1控制器、EMIF2控制器、管脚复用控制模块IOMAX和若干个功能外设模块；系统处理器为CORTEX‑R4处理器内核；系统处理器和若干个功能外设模块集成在片内总线系统BUS MATRIX上；系统处理器的TCM地址空间三套接口的ATCM、B0TCM和B1TCM分别外接片内FLASH模块、EMIF1控制器和片内SRAM存储器；EMIF2控制器支持大容量存储器的访问控制，EMIF2控制器的引脚EMIF2IO和EMIF1控制器的引脚EMIF1IO均通过管脚复用控制模块IOMAX控制，EMIF2控制器和EMIF1控制器的对外引脚为EMIF IO MUX；外部引脚MODE输入给管脚复用控制模块IOMAX，决定模块内部寄存器MODE REG的复位值，MODE REG复位后通过片内总线接口进行配置。
-
公开(公告)号：CN116401201A
公开(公告)日：2023-07-07
申请号：CN202310335219.6
申请日：2023-03-30
Applicant: 西安微电子技术研究所
IPC: G06F15/17 , G06F13/362 , G06F13/40 , G06F13/12
Abstract: 本发明公开了一种AHB‑lite总线矩阵的结构，包括：输入输出控制模块分别与主机、地址译码及从机信号传送模块进行信息交互；从机控制模块连接从机；主机控制模块与所有的从机控制模块相连接，进行信息交互；一个主机对应一个主机控制模块，一个从机对应从机控制模块。本发明实现了基于AHB‑lite总线矩阵的多主机多从机的并行访问；同时本发明控制逻辑通用性强，可扩展性好，易于扩展，应用灵活性高。基于无总线访问冲突时的各主机总线访问可以直接传递到从机，加速访问速率；基于AHB‑lite的两级流水，支持多主多从的无缝高效总线访问。
-
公开(公告)号：CN112487750B
公开(公告)日：2023-06-16
申请号：CN202011380470.7
申请日：2020-11-30
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种基于存内计算的卷积加速计算系统及方法，在存储模式下，将卷积核和输入特征图数据按行串行加载进存内计算IP中，在存储模式下将卷积运算中的恒定参数卷积核与待处理的输入特征图加载到存储器中，然后切换至运算模式，通过有序控制存内计算IP串行完成操作数的乘法、部分和累加以及操作数的切换步骤，利用卷积加速控制结构将卷积运算的所有步骤按周期进行无缝衔接，采用硬件替代软件进行时序调度，避免复杂的软件指令引入的效率损失，从而有效发挥存内计算IP在实际大规模数据并行处理中的效能优势。本发明将卷积运算进行算力加速，以降低卷积运算的时间开销，为人工智能的实时性提供技术支撑。
-
公开(公告)号：CN115964169A
公开(公告)日：2023-04-14
申请号：CN202211643130.8
申请日：2022-12-20
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种适用于神经网络加速器的内存回收结构及方法，集成电路设计领域，可以通过寄存器对神经网络加速器进行“任务态‑空闲态”模式切换，在空闲态时通过关闭加速器中模块时钟降低其整体功耗。可以在加速器处于空闲态时将其内部存储RAM阵列资源释放给智能异构芯片上其他单元，提高处理器整体工作效率。且本发明设计结构简单，只集成寄存器和控制单元在加速其内部，在释放存储资源的同时没有产生大多冗余的逻辑加大不必要的功耗，在成本上没有增加多余开销，芯片面积上也不会带来太大的消耗。且该结构可扩展性强，可以用于RAM阵列型缓存设计，同样，也适用于其他智能加速器结构。
-
Patent Agency Ranking
公开(公告)号：CN111324383B
公开(公告)日：2022-05-10
申请号：CN202010131301.3
申请日：2020-02-28
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种基于RISC‑V指令扩展的安全协处理器结构，专用指令执行单元和通用指令执行单元分别与输出结果控制连接，处理器主流水线译码级给出的安全指令编码逻辑根据指令编码进行详细译码并将指令发送给专用指令执行单元或通用指令执行单元，指令执行完毕后通过输出结果控制逻辑将运算结果输出给处理器主流水线的写回级，由处理器主流水线实现通用寄存器的写回操作。本发明不仅避免了指令集授权问题，同时有效降低了对原始处理器的侵入性，并且扩大了对加解密算法的适用范围，具有较高的应用价值。
-
公开(公告)号：CN109981431B
公开(公告)日：2021-09-14
申请号：CN201910198926.9
申请日：2019-03-15
Applicant: 西安微电子技术研究所
Abstract: 本发明公开了一种CAN总线控制器数据存储电路及数据存储方法，通过设置信息处理模块实现CAN内核数据缓冲区与邮箱间的数据交互；寄存器和邮箱访问模块实现处理器与邮箱间的信息交互；RAM访问仲裁模块控制对邮箱的访问；本发明采用一块双端口RAM，该双端口RAM分为128个邮箱，通过信息处理模块的控制，使得对于任何一个发送邮箱，如果发送ID、帧信息无需改变，则每次仅需更新数据位即可；对于一个接收邮箱而言，接收的数据被处理器读出后，处理器可通过镜像寄存器，对其ID和mask位进行重新配置，以使该邮箱可以接收新的ID节点的数据；通过将邮箱进行编号存储数据，使得处理器能够明确知道数据来自哪个邮箱，无需进行ID译码。
-
公开(公告)号：CN108712165B
公开(公告)日：2021-08-31
申请号：CN201810551711.6
申请日：2018-05-31
Applicant: 西安微电子技术研究所
IPC: H03K19/0175 , G06F13/40
Abstract: 本发明通过一种用于异步交互接口监测的管脚复用电路，监测信号为异步时钟域1和时钟域2间交互的信号，寄存器配置模块对监测管脚和功能管脚复用进行寄存器配置；监测管脚控制模块根据寄存器配置模块输出的N个监测使能对异步时钟域1和时钟域2的N个监测信号进行选择，最终输出1个监测信号为监测输出信号；功能管脚控制模块根据寄存器配置模块输出的功能管脚配置对M个功能管脚的复用进行控制管理，最终获取1个功能信号；管脚选择复用模块根据寄存器配置模块输出的监测功能选择信号，对监测管脚控制模块输出的监测输出信号，以及功能管脚控制模块的功能输入信号、功能输出信号和功能方向选择信号进行管脚复用判定，完成最终的管脚复用功能。
-
公开(公告)号：CN111913097A
公开(公告)日：2020-11-10
申请号：CN202010872819.2
申请日：2020-08-26
Applicant: 西安微电子技术研究所
IPC: G01R31/28
Abstract: 本发明公开了一种用于测试SoC功能的测试电路、测试方法和SoC，当测试模式控制寄存器配置SoC为测试模式时，管脚复用选择模块切换并行PROM复用管脚选择片外测试用并行PROM接口，此时：片内测试加载程序控制器用于通过片外测试用并行PROM接口加载SoC功能测试程序，并用于将加载的SoC功能测试程序搬运至片内存储器控制器中的片内SRAM；处理器用于执行片内SRAM中的SoC功能测试程序，进行SoC功能测试。本发明可在不增加SoC管脚数的情况下，实现测试程序并行加载，从而可在ATE测试机台上快速完成SoC功能测试，降低电路测试成本。
-
公开(公告)号：CN107608846B
公开(公告)日：2020-09-29
申请号：CN201710765377.X
申请日：2017-08-30
Applicant: 西安微电子技术研究所
IPC: G06F11/267 , G06F11/273 , G01R31/28
Abstract: 本发明公开了一种针对FPGA内嵌TAP接口的调试链路及调试方法，通过设置一个UART串口作为片上互连总线上的主机，为调试软件提供发起片上访问的通信链路，并将用户自定义的JTAG与TAP链路上的观测点以从机的形式也映射到片上互连总线的虚拟从机中，通过串口调试软件实时检查观测点的状态，确认用户自定义设计的正确性。本发明具有调试范围广泛、可观性高且易于操作的特点，所需要的软硬件环境都是成熟设计，无需新增研发任务即可快速实现调试目的，相对于示波器调试需要反复修改和综合设计，本发明将观测点大规模的集成于片上可寻址空间，只需要一次设计就可完成所有的调试任务，能够大幅度缩短调试周期。
-
-
-
-
-
-
-
-
-
Search Results
53
records
(took 0.032 seconds)
