公开(公告)号：CN118171621A

公开(公告)日：2024-06-11

申请号：CN202410593517.X

申请日：2024-05-14

Applicant: 安徽大学

Inventor： 高珊 ,  田浪 ,  彭春雨 ,  赵强 ,  郝礼才 ,  戴成虎 ,  蔺智挺 ,  吴秀龙

IPC: G06F30/367 ,  H03K19/00 ,  H03K19/20

Abstract: 本发明涉及集成电路设计技术领域，更具体的，涉及基于极性加固的双节点翻转自恢复的锁存器电路、模块。本发明包括上拉管部、下拉管部、信号反相器部、钟控反相器部、传输管部、传输门部。本发明的节点X1、X1b、X2、X2b形成N极性加固，节点X3、X3b形成P极性加固。本发明具备完全的SNU、DNU翻转自恢复能力，并有较低的延迟、较低的功耗、较低的功耗延迟积和较大的临界电荷。本发明的晶体管数量较少，面积开销也较低。本发明解决了现有双节点自恢复的锁存器电路设计存在面积和功耗较大、临界电荷较小的问题。

公开(公告)号：CN118132034A

公开(公告)日：2024-06-04

申请号：CN202410243339.8

申请日：2024-03-04

Applicant: 安徽大学

Inventor： 蔺智挺 ,  柳云龙 ,  李劲铮 ,  吴秀龙 ,  彭春雨 ,  赵强 ,  周永亮 ,  戴成虎 ,  卢文娟 ,  胡薇 ,  刘玉 ,  李鑫 ,  郝礼才

IPC: G06F7/523 ,  G06F5/16 ,  G06N3/063

Abstract: 本发明属于集成电路领域，具体涉及一种乒乓式乘法单元，一个基于乒乓式乘法及重构加法器树的存内计算电路，及其对应的CIM芯片。乒乓式乘法单元将原存算电路中的存储阵列按列划分左右两部分，并利用2个与门以及1个二选一选择器实现根据不同的控制信号；选择其中一个存储阵列中存储的数据作为权重，与Input端口输入的数据相乘，输出乘法运算结果；并允许未被选中的存储阵列在逻辑运算过程中更新权重。存内计算电路则在SRAM的基础上增加乒乓乘法模块、加法器组、数据输入单元、回写单元，以及模式控制模块；进而实现多比特数之间的乘法与乘累加运算。本发明解决现有存算电路无法同步计算和权重更新，不适用于神经网络处理的问题。

公开(公告)号：CN117420872A

公开(公告)日：2024-01-19

申请号：CN202311231097.2

申请日：2023-09-22

Applicant: 安徽大学

Inventor： 赵强 ,  石冰清 ,  李超凡 ,  李文浩 ,  刘天翔 ,  彭春雨 ,  戴成虎 ,  蔺智挺 ,  吴秀龙

IPC: G05F1/567

Abstract: 本发明属于电路技术领域，具体涉及一种低温漂高性能的带隙基准电路及电压基准模块。其包括第一启动电路、带隙基准核心电路和曲率补偿电路。第一启动电路用于在电路启动时将运放输出点电压拉低，使带隙基准电路摆脱由简并点引起的0电流状态。带隙基准核心电路由6个PMOS管M1～M6、2个PNP晶体管Q1～Q2、2个电阻R0～R1，以及运算放大器OP1构成，用于生成所需的低温漂的基准电压Vref。曲率补偿电路由2个PMOS管M7～M8、1个PNP晶体管Q3，以及两个电阻R2～R3构成；用于实现对带隙基准电路中的温漂系数进行高阶补偿。本发明解决现有带隙基准源无难以在低温漂和高性能等多项指标上实现均衡的问题。

公开(公告)号：CN116741228A

公开(公告)日：2023-09-12

申请号：CN202310483229.4

申请日：2023-04-27

Applicant: 安徽大学

Inventor： 赵强 ,  李鹏飞 ,  王浩宇 ,  卢健杰 ,  戴成虎 ,  吴秀龙 ,  彭春雨 ,  蔺智挺 ,  卢文娟

IPC: G11C11/4094 ,  G11C11/4096

Abstract: 本发明涉及一种14T抗辐照的SRAM存储单元及基于此的电路模块、结构和芯片。SRAM存储单元包括6个NMOS晶体管N1～N6和8个PMOS晶体管P1～P8。P1、P2、P5与P6作为上拉管，P3和P4作为下拉管，它们的状态分别由存储节点Q和QN控制。Q与QN通过N5与N6分别与位线BL和位线BLB电连接。冗余存储节点S0与S1通过P7与P8分别与位线BL和位线BLB电连接。本发明采用极性加固原理进行设计，保证了冗余存储节点S0、S1的稳定性，同时利用源隔离技术提升了存储节点Q、QB的稳定性。本发明的SRAM存储单元在写入数据的过程中，位线通过N5、N6、P7、P8同时向内部节点Q\QB与S0\S1写入数据，大大提高了单元的数据写入速度以及噪声容限，降低了存储单元的功耗。

公开(公告)号：CN116386683A

公开(公告)日：2023-07-04

申请号：CN202310189290.8

申请日：2023-03-02

Applicant: 安徽大学

Inventor： 彭春雨 ,  黄震 ,  董琛 ,  黎轩 ,  戴成虎 ,  卢文娟 ,  赵强 ,  高珊 ,  蔺智挺 ,  吴秀龙

IPC: G11C7/06 ,  G11C7/08 ,  G11C7/12 ,  G11C8/08 ,  G11C11/408 ,  G11C11/4094

Abstract: 本发明涉及动态随机存取存储技术领域，更具体的，涉及一种基于翻转点补偿技术的灵敏放大器，简称为CSCSA、基于该CSCSA设计的放大电路、以及基于该CSCSA设计的芯片。本发明采用P0、N0构成一个反相器，采用P1、N1构成另一个反相器，两个反相器通过C2、C3实现交叉耦合，利用C2、C3存储翻转电压的电压，使偏移电压得到补偿，使后续位线BL或BLB电位可以正确变化，保证了灵敏放大器的正确放大读取功能。本发明的CSCSA在失调电压指标上不落后，在功耗指标上具有一定优势。

公开(公告)号：CN116318056A

公开(公告)日：2023-06-23

申请号：CN202310282319.7

申请日：2023-03-20

Applicant: 安徽大学

Inventor： 赵强 ,  王亚玲 ,  许鑫 ,  李鹏飞 ,  吴秀龙 ,  彭春雨 ,  卢文娟 ,  郝礼才 ,  戴成虎 ,  蔺智挺

IPC: H03K3/013 ,  H03K3/012 ,  H03K3/037

Abstract: 本发明涉及集成电路设计技术领域，更具体的，涉及一种利用源隔离加固和极性加固的抗辐射Latch电路，以及基于该抗辐射Latch电路封装的模块。本发明的存储节点X1、X2、X5、X6均由NMOS晶体管包围，形成极性加固，使得X1、X2、X5、X6有效避免发生翻转。本发明使用了源隔离技术，使X0、X3、X4、X7节点上也仅产生“1‑0”和“0‑0”的电压脉冲，可以有效减少电路敏感节点数量，提高了电路稳定性。本发明构建了C单元，其结构简单还有良好的抗辐射能力，可在多节点受到轰击时配合作用保证Q的正确输出。本发明的抗辐射Latch电路具备完全的抗TNU、DNU、SNU能力，并有较低的延迟、较低的功耗以及较小的面积。

公开(公告)号：CN116312670A

公开(公告)日：2023-06-23

申请号：CN202310161572.7

申请日：2023-02-24

Applicant: 安徽大学

Inventor： 蔺智挺 ,  谷硕 ,  吴秀龙 ,  彭春雨 ,  赵强 ,  戴成虎 ,  卢文娟 ,  郝礼才 ,  周永亮 ,  刘玉 ,  李鑫

IPC: G11C7/18 ,  G06F7/52 ,  G06F7/38 ,  G11C7/12

Abstract: 本发明属于集成电路技术领域，具体涉及一种9T1C存算电路、乘累加运算电路、存内运算电路、芯片。9T1C存算电路具有数据读写保持功能和乘法运算功能；9T1C存算电路由6个NMOS管N0～N5，3个PMOS管P0～P2和1个电容C0构成。电路中的P0、N0、P1、N1构成交叉耦合结构，用于锁存数据；N2和N3作为传输管，各自位于交叉耦合结构左右两侧作为两个存储节点写通路；N4和P2构成传输门；N5作为计算控制端，C0作为传输电压差的电容。乘累加运算电路包括：由9T1C存算电路按列构成的运算阵列、字线组、位线组、输入信号线IL，输出信号线OL、列开关S和量化电路；并进一步构成存内运算电路，本发明相对现有方案提升了存算电路在功耗、稳定性、精度和运算效率等方面的表现。

公开(公告)号：CN116204490A

公开(公告)日：2023-06-02

申请号：CN202310216702.2

申请日：2023-03-03

Applicant: 安徽大学

Inventor： 蔺智挺 ,  黄震 ,  吴秀龙 ,  彭春雨 ,  戴成虎 ,  卢文娟 ,  赵强 ,  周永亮 ,  郝礼才 ,  刘玉 ,  李鑫

IPC: G06F15/78 ,  G06F7/53 ,  G11C11/411 ,  G11C11/413

Abstract: 本发明属于集成电路技术领域，具体涉及一种基于低电压技术的7T存算电路、乘累加运算电路和CIM芯片。7T存算电路由3个PMOS管P1～P3，4个NMOS管N1～N4构成，其中，P1、P2的源极接电源VDD。P2、N2的栅极与N3的源极、P3的漏极、N1的漏极相连，并作为存储节点Q。P1、N1的栅极与P2、N2的漏极相连并作为反相存储节点QB。P1的漏极与与P3的源极相连；N1的源极与N4的漏极相连。N2的源极和N4的源极接VSS；N3的栅极接信号线WL；N3的漏极接信号线BL；P3的栅极接信号线WLA；N4的栅极接信号线WLB。乘累加运算电路和CIM芯片则包括由7T存算电路构建的核心阵列以及必要的外围功能。本发明解决了现有低电压的CIM设计难度高，电路的功耗、运算性能等指标难以满足预期的问题。

公开(公告)号：CN115983168A

公开(公告)日：2023-04-18

申请号：CN202310067067.6

申请日：2023-01-12

Applicant: 安徽大学

Inventor： 戴成虎 ,  卢彧逸 ,  黎孟宇 ,  刘念龙 ,  彭春雨 ,  吴秀龙 ,  蔺智挺

IPC: G06F30/3308 ,  G06F30/333 ,  G06F1/24 ,  G06F11/36

Abstract: 本发明属于芯片验证技术领域，具体涉及一种基于SV和UVM的可控时钟复位信号生成模块及生成方法。该功能模块用于在测试平台中提供所需的时钟复位信号作为激励信号。模块架构中包括：rcc接口、rcc配置类、rcc环境顶层、序列库，以及rcc事务类。其中，rcc接口内包含N个虚拟时钟组接口。rcc配置类内定义了时钟复位组代理个数变量和N个时钟组配置。rcc环境顶层内声明了rcc虚拟接口句柄、rcc配置句柄，以及N组时钟复位组代理。序列库中包含四个用于控制激励信号中的时钟信号和复位释放信号的功能序列。rcc事务类中创建了N个clk事务类且封装对应时钟复位的属性配置。本发明克服了传统验证平台的时钟复位信号无法灵活编辑，验证效率低、错误率高等问题。

公开(公告)号：CN115811279A

公开(公告)日：2023-03-17

申请号：CN202310056204.6

申请日：2023-01-16

Applicant: 安徽大学

Inventor： 彭春雨 ,  台德乐 ,  施琦 ,  强斌 ,  戴成虎 ,  刘立 ,  卢文娟 ,  吴秀龙 ,  蔺智挺 ,  周永亮

IPC: H03F1/30 ,  G11C7/12

Abstract: 本发明空开了半导体存储器技术领域中的一种补偿位线失调电压的灵敏放大器及芯片与放大电路。灵敏放大器包括：10个NMOS晶体管N1~N10，2个PMOS晶体管P1~P2，1个电容C1。当位线BL为电荷共享位线，位线BLB为静态参考位线时，在偏移补偿阶段，导通，截止，在反向放大阶段，导通，截止。当位线BLB为电荷共享位线，位线BL为静态参考位线时，在偏移补偿阶段，导通，截止，在反向放大阶段，导通，截止。本发明在解决了由于失调电压引起的读取数据错误问题，在不同位线电容的情况下，本发明补偿位线失调电压能力最为突出，同时读速度快、功耗低。