公开(公告)号：CN116318056A

公开(公告)日：2023-06-23

申请号：CN202310282319.7

申请日：2023-03-20

Applicant: 安徽大学

Inventor： 赵强 ,  王亚玲 ,  许鑫 ,  李鹏飞 ,  吴秀龙 ,  彭春雨 ,  卢文娟 ,  郝礼才 ,  戴成虎 ,  蔺智挺

IPC: H03K3/013 ,  H03K3/012 ,  H03K3/037

Abstract: 本发明涉及集成电路设计技术领域，更具体的，涉及一种利用源隔离加固和极性加固的抗辐射Latch电路，以及基于该抗辐射Latch电路封装的模块。本发明的存储节点X1、X2、X5、X6均由NMOS晶体管包围，形成极性加固，使得X1、X2、X5、X6有效避免发生翻转。本发明使用了源隔离技术，使X0、X3、X4、X7节点上也仅产生“1‑0”和“0‑0”的电压脉冲，可以有效减少电路敏感节点数量，提高了电路稳定性。本发明构建了C单元，其结构简单还有良好的抗辐射能力，可在多节点受到轰击时配合作用保证Q的正确输出。本发明的抗辐射Latch电路具备完全的抗TNU、DNU、SNU能力，并有较低的延迟、较低的功耗以及较小的面积。

公开(公告)号：CN115565578B

公开(公告)日：2024-04-09

申请号：CN202211191120.5

申请日：2022-09-28

Applicant: 安徽大学

Inventor： 胡薇 ,  强斌 ,  彭春雨 ,  卢文娟 ,  赵强 ,  戴成虎 ,  郝礼才 ,  王亚玲 ,  吴秀龙

IPC: G11C11/413 ,  G11C8/08 ,  G11C7/12

Abstract: 本发明涉及集成电路设计领域，尤其涉及一种基于极性加固技术的抗辐射SRAM存储单元电路、芯片。本发明的基于极性加固技术的抗辐射SRAM存储单元电路采用NMOS晶体管N7、N8和PMOS晶体管P5、P6配合，并采用双字线WL1、WL2控制。本发明在保证单元抗SEU的情况下，相较于之前的RCPD‑14T单元，本单元在性能表现上存在部分提升，其中包括读延迟、读噪声容限。并且读噪声容限在0.8V‑1.2V工作电压中都有所提升，即本单元稳定性指标得到提升。

公开(公告)号：CN115565578A

公开(公告)日：2023-01-03

申请号：CN202211191120.5

申请日：2022-09-28

Applicant: 安徽大学

Inventor： 胡薇 ,  强斌 ,  彭春雨 ,  卢文娟 ,  赵强 ,  戴成虎 ,  郝礼才 ,  王亚玲 ,  吴秀龙

IPC: G11C11/413 ,  G11C8/08 ,  G11C7/12

Abstract: 本发明涉及集成电路设计领域，尤其涉及一种基于极性加固技术的抗辐射SRAM存储单元电路、芯片。本发明的基于极性加固技术的抗辐射SRAM存储单元电路采用NMOS晶体管N7、N8和PMOS晶体管P5、P6配合，并采用双字线WL1、WL2控制。本发明在保证单元抗SEU的情况下，相较于之前的RCPD‑14T单元，本单元在性能表现上存在部分提升，其中包括读延迟、读噪声容限。并且读噪声容限在0.8V‑1.2V工作电压中都有所提升，即本单元稳定性指标得到提升。