公开(公告)号：CN115985366A

公开(公告)日：2023-04-18

申请号：CN202310039992.8

申请日：2023-01-12

Applicant: 安徽大学

Inventor： 卢文娟 ,  于天祺 ,  周子璇 ,  刘立 ,  强斌 ,  刘念龙 ,  吴秀龙

IPC: G11C11/419 ,  G11C16/04

Abstract: 本发明涉及集成电路设计技术领域，更具体的，涉及一种具有高写噪声容限的MOSFET‑TFET混合型11T‑SRAM单元电路，和采用了该种11T‑SRAM单元电路布局的模块。本发明的11T‑SRAM单元电路充分利用了低电压下TFET晶体管具有更好开关特性和更低的亚阈值摆幅的优势，采用了打断锁存结构的方式，提高了单元的写噪声容限；采用漏极电压始终不低于源极电压的NTFET晶体管作为传输控制管，不仅提高了SRAM单元的写能力，而且消除了TFET器件的正向偏置电流，降低了单元的静态功耗。

公开(公告)号：CN109935260A

公开(公告)日：2019-06-25

申请号：CN201910137690.8

申请日：2019-02-25

Applicant: 安徽大学

Inventor： 蔺智挺 ,  王勇 ,  刘念龙 ,  吴秀龙 ,  彭春雨 ,  黎轩 ,  卢文娟 ,  陈军宁

IPC: G11C11/419

Abstract: 本发明公开了一种利用多次复用策略的平均7T1R单元电路，所述单元电路包括六个NMOS晶体管和三个PMOS晶体管，六个NMOS晶体管分别记为N0～N5，三个PMOS晶体管分别记为P0～P2；PMOS晶体管P0和NMOS晶体管N0构成一个反向器，PMOS晶体管P1和NMOS晶体管N1构成另一个反向器，且两个反向器形成交叉耦合结构；NMOS晶体管N2作为单边的写传输管，NMOS晶体管N3和N4形成分离的读端口，PMOS晶体管P2和NMOS晶体管N5作为一对复用的互补晶体管。利用该单元电路结构可以减少面积损耗、提高SRAM读写性能并且保证单边NVM结构的恢复率。

公开(公告)号：CN115983168A

公开(公告)日：2023-04-18

申请号：CN202310067067.6

申请日：2023-01-12

Applicant: 安徽大学

Inventor： 戴成虎 ,  卢彧逸 ,  黎孟宇 ,  刘念龙 ,  彭春雨 ,  吴秀龙 ,  蔺智挺

IPC: G06F30/3308 ,  G06F30/333 ,  G06F1/24 ,  G06F11/36

Abstract: 本发明属于芯片验证技术领域，具体涉及一种基于SV和UVM的可控时钟复位信号生成模块及生成方法。该功能模块用于在测试平台中提供所需的时钟复位信号作为激励信号。模块架构中包括：rcc接口、rcc配置类、rcc环境顶层、序列库，以及rcc事务类。其中，rcc接口内包含N个虚拟时钟组接口。rcc配置类内定义了时钟复位组代理个数变量和N个时钟组配置。rcc环境顶层内声明了rcc虚拟接口句柄、rcc配置句柄，以及N组时钟复位组代理。序列库中包含四个用于控制激励信号中的时钟信号和复位释放信号的功能序列。rcc事务类中创建了N个clk事务类且封装对应时钟复位的属性配置。本发明克服了传统验证平台的时钟复位信号无法灵活编辑，验证效率低、错误率高等问题。

公开(公告)号：CN109935260B

公开(公告)日：2020-10-02

申请号：CN201910137690.8

申请日：2019-02-25

Applicant: 安徽大学

Inventor： 蔺智挺 ,  王勇 ,  刘念龙 ,  吴秀龙 ,  彭春雨 ,  黎轩 ,  卢文娟 ,  陈军宁

IPC: G11C11/419

Abstract: 本发明公开了一种利用多次复用策略的平均7T1R单元电路，所述单元电路包括六个NMOS晶体管和三个PMOS晶体管，六个NMOS晶体管分别记为N0～N5，三个PMOS晶体管分别记为P0～P2；PMOS晶体管P0和NMOS晶体管N0构成一个反向器，PMOS晶体管P1和NMOS晶体管N1构成另一个反向器，且两个反向器形成交叉耦合结构；NMOS晶体管N2作为单边的写传输管，NMOS晶体管N3和N4形成分离的读端口，PMOS晶体管P2和NMOS晶体管N5作为一对复用的互补晶体管。利用该单元电路结构可以减少面积损耗、提高SRAM读写性能并且保证单边NVM结构的恢复率。