公开(公告)号：CN116417041A

公开(公告)日：2023-07-11

申请号：CN202310411108.9

申请日：2023-04-12

Applicant: 安徽大学

Inventor： 郝礼才 ,  孙铎文 ,  赵强 ,  李鹏飞 ,  王浩宇 ,  卢健杰 ,  戴成虎 ,  吴秀龙 ,  彭春雨 ,  蔺智挺 ,  卢文娟

IPC: G11C11/412 ,  H10B10/00 ,  G11C11/419 ,  G11C7/10 ,  G11C7/12 ,  G11C7/18 ,  G11C8/08 ,  G11C8/14

Abstract: 本发明涉及一种基于极性加固的14T抗辐照SRAM单元、电路结构、芯片和模块。SRAM单元包括六个NMOS晶体管N1～N6和八个PMOS晶体管P1～P8。P1、P2、P3与P4作为上拉管，P5和P6作为下拉管，P5和P6的状态分别由存储节点Q和QN控制。P2和N2，P3和N3分别构成反相器，N1和N4分别下拉两个反相器并且交叉耦合。两个主存储节点Q与QN通过N5、N6分别与位线BL和BLB电连接。两个冗余存储节点S0与S1通过P7、P8分别与位线BL和BLB电连接。其中，N5、N6由字线WL控制，P7、P8由字线WLB控制。本发明的SRAM单元在写入的过程中，通过N5、P7和N6、P8同时向存储节点Q\S0与QN\S1写入数据，提高了写入的速度，降低了电路的功耗，同时采用极性加固技术，提高了SRAM单元的抗SEU能力。

公开(公告)号：CN116741228A

公开(公告)日：2023-09-12

申请号：CN202310483229.4

申请日：2023-04-27

Applicant: 安徽大学

Inventor： 赵强 ,  李鹏飞 ,  王浩宇 ,  卢健杰 ,  戴成虎 ,  吴秀龙 ,  彭春雨 ,  蔺智挺 ,  卢文娟

IPC: G11C11/4094 ,  G11C11/4096

Abstract: 本发明涉及一种14T抗辐照的SRAM存储单元及基于此的电路模块、结构和芯片。SRAM存储单元包括6个NMOS晶体管N1～N6和8个PMOS晶体管P1～P8。P1、P2、P5与P6作为上拉管，P3和P4作为下拉管，它们的状态分别由存储节点Q和QN控制。Q与QN通过N5与N6分别与位线BL和位线BLB电连接。冗余存储节点S0与S1通过P7与P8分别与位线BL和位线BLB电连接。本发明采用极性加固原理进行设计，保证了冗余存储节点S0、S1的稳定性，同时利用源隔离技术提升了存储节点Q、QB的稳定性。本发明的SRAM存储单元在写入数据的过程中，位线通过N5、N6、P7、P8同时向内部节点Q\QB与S0\S1写入数据，大大提高了单元的数据写入速度以及噪声容限，降低了存储单元的功耗。