公开(公告)号：CN115983168A

公开(公告)日：2023-04-18

申请号：CN202310067067.6

申请日：2023-01-12

Applicant: 安徽大学

Inventor： 戴成虎 ,  卢彧逸 ,  黎孟宇 ,  刘念龙 ,  彭春雨 ,  吴秀龙 ,  蔺智挺

IPC: G06F30/3308 ,  G06F30/333 ,  G06F1/24 ,  G06F11/36

Abstract: 本发明属于芯片验证技术领域，具体涉及一种基于SV和UVM的可控时钟复位信号生成模块及生成方法。该功能模块用于在测试平台中提供所需的时钟复位信号作为激励信号。模块架构中包括：rcc接口、rcc配置类、rcc环境顶层、序列库，以及rcc事务类。其中，rcc接口内包含N个虚拟时钟组接口。rcc配置类内定义了时钟复位组代理个数变量和N个时钟组配置。rcc环境顶层内声明了rcc虚拟接口句柄、rcc配置句柄，以及N组时钟复位组代理。序列库中包含四个用于控制激励信号中的时钟信号和复位释放信号的功能序列。rcc事务类中创建了N个clk事务类且封装对应时钟复位的属性配置。本发明克服了传统验证平台的时钟复位信号无法灵活编辑，验证效率低、错误率高等问题。