公开(公告)号：CN118280410B

公开(公告)日：2024-07-30

申请号：CN202410652070.9

申请日：2024-05-24

Applicant: 安徽大学

Inventor： 刘立 ,  关立军 ,  强斌 ,  彭春雨 ,  吴秀龙 ,  蔺智挺 ,  陈军宁

IPC: G11C11/419 ,  G06F15/78

Abstract: 本发明涉及集成电路设计技术领域，更具体的，涉及10T1C‑SRAM存算单元、存算阵列、及存算电路。本发明公开了一种10T1C‑SRAM存算单元，包括6T‑SRAM部、XOR运算部。6T‑SRAM部为经典的6T‑SRAM。XOR运算部包括2个PMOS管P3~P4、2个NMOS管N5~N6、1个电容C0。在存内计算模式下，Q、A在XOR运算部进行XOR运算，运算结果通过C0充电到LCBL上。本发明提供的10T1C‑SRAM存算单元可以克服工艺失配对充电路径的影响，保证计算输出结果的准确性。本发明解决了现有XOR运算电路易受到工艺影响产生的放电波动而导致输出不能准确识别的问题。

公开(公告)号：CN116030861A

公开(公告)日：2023-04-28

申请号：CN202310038973.3

申请日：2023-01-12

Applicant: 安徽大学

Inventor： 吴秀龙 ,  杜晨鸿 ,  强斌 ,  刘立 ,  卢文娟 ,  彭春雨 ,  蔺智挺

IPC: G11C11/412 ,  G11C11/419

Abstract: 本发明涉及集成电路设计技术领域，更具体的，涉及一种具有高稳定性的MOSFET‑TFET混合型14T‑SRAM单元电路，和使用了该种14T‑SRAM单元电路封装而成的模块。本发明采用MOSFET晶体管作为SRAM的传输管，消除了当TFET晶体管用作SRAM单元的传输晶体管时出现正偏p‑i‑n电流的问题；采用两个施密特型反相器构成锁存结构，利用MOSFET晶体管N9、N10对每个反相器的反馈作用，可改善TFET器件的延迟输出饱和特性，提高SRAM单元的稳定性；采用PTFET晶体管P1、P2作为写操作时的上拉电路结构，可降低SRAM单元的写功耗；采用NTFET晶体管N5、N6构成读电路部分，可提高SRAM单元的读能力和读速度。

公开(公告)号：CN115811279A

公开(公告)日：2023-03-17

申请号：CN202310056204.6

申请日：2023-01-16

Applicant: 安徽大学

Inventor： 彭春雨 ,  台德乐 ,  施琦 ,  强斌 ,  戴成虎 ,  刘立 ,  卢文娟 ,  吴秀龙 ,  蔺智挺 ,  周永亮

IPC: H03F1/30 ,  G11C7/12

Abstract: 本发明空开了半导体存储器技术领域中的一种补偿位线失调电压的灵敏放大器及芯片与放大电路。灵敏放大器包括：10个NMOS晶体管N1~N10，2个PMOS晶体管P1~P2，1个电容C1。当位线BL为电荷共享位线，位线BLB为静态参考位线时，在偏移补偿阶段，导通，截止，在反向放大阶段，导通，截止。当位线BLB为电荷共享位线，位线BL为静态参考位线时，在偏移补偿阶段，导通，截止，在反向放大阶段，导通，截止。本发明在解决了由于失调电压引起的读取数据错误问题，在不同位线电容的情况下，本发明补偿位线失调电压能力最为突出，同时读速度快、功耗低。

公开(公告)号：CN115547383A

公开(公告)日：2022-12-30

申请号：CN202211523695.2

申请日：2022-12-01

Applicant: 安徽大学

Inventor： 周永亮 ,  周子璇 ,  刘立 ,  彭春雨 ,  蔺智挺 ,  吴秀龙

IPC: G11C11/16

Abstract: 本发明涉及一种存储电路及磁芯随机存储器读关键电路。该存储电路包括存储模块和正反馈模块。存储模块由多个存储单元构成N×M的阵列形式。N、M分别代表行数和列数。正反馈模块由M个相同的正反馈单元构成。每行存储单元共享字线WL。每列存储单元共享位线BL、反位线BLB、源线SL、反源线SLB，并与一个正反馈单元相连。正反馈单元包括开关SW1~2和NMOS管M1~2。SW1的一端连接SL，另一端与M2的漏极相连，SW2的一端连接SLB，另一端与M1的漏极相连。M1的栅极接BL，M2的栅极接BLB，M1、M2的源极接地。本发明通过正反馈单元在MRAM读过程中对单元位线电压差进行钳制，提升读操作成功率。

公开(公告)号：CN114822637A

公开(公告)日：2022-07-29

申请号：CN202210638677.2

申请日：2022-06-08

Applicant: 安徽大学

Inventor： 戴成虎 ,  杜园园 ,  高珊 ,  彭春雨 ,  赵强 ,  卢文娟 ,  郝礼才 ,  刘立 ,  蔺智挺 ,  吴秀龙 ,  黎轩 ,  郑好

IPC: G11C11/417

Abstract: 本发明涉及一种基于10T‑SRAM单元的电路结构、芯片及模块。10T‑SRAM单元包括NMOS晶体管N0~N7和PMOS晶体管P0~P1，P0和N0构成一个反相器，P1和N1构成另一个反相器，两个反相器形成交叉耦合结构；N2和N3作为传输管，各自位于交叉耦合结构左右两侧作为左右两个写通路；N4和N6构成左通路，N5和N7构成右通路。本发明能实现同一个周期读取两列数据，还能够同时进行横纵双向存内逻辑运算和BCAM数据搜索操作，并且保证了操作时数据独立性，提高了单元的抗干扰能力和计算效率。

公开(公告)号：CN118711072A

公开(公告)日：2024-09-27

申请号：CN202411194452.8

申请日：2024-08-29

Applicant: 安徽大学 ,  安徽明生电力设计有限公司 ,  国网安徽省电力有限公司宿州供电公司

Inventor： 陈煜 ,  宋洪珠 ,  汪翔 ,  张春龙 ,  杨少春 ,  方飞 ,  彭伟 ,  高运动 ,  张健 ,  刘立 ,  孙式想 ,  毕杰昌 ,  魏国 ,  王恒 ,  徐鹏 ,  孔不凡 ,  李涛 ,  姚刚 ,  胡洪

IPC: G06V20/10 ,  G06V20/70 ,  G06V20/64 ,  G06V10/44 ,  G06V10/56 ,  G06V10/60 ,  G06V10/764 ,  G06V10/82 ,  G06V10/80 ,  G06N3/0455 ,  G06N3/0464 ,  G06N3/09 ,  G06N3/048

Abstract: 本发明公开了一种基于点云的地物提取方法、装置及设备，涉及计算机视觉技术领域，可解决目前点云数据提取的计算开销大、准确率不高的技术问题。包括：获取待提取的目标点云数据和训练完成的地物分类模型，地物分类模型依次包括n+2个编码模块、n个解码模块和第一多层感知机，第i个解码模块和第n‑i+1个编码模块对应，每个编码模块均有下采样层和编码层，每个解码模块均有上采样层、特征拼接层和解码层；将目标点云数据输入地物分类模型，依次通过各编码模块进行下采样处理和编码处理，依次通过各解码模块进行上采样处理、特征拼接处理和解码处理，通过第一多层感知机对最后一个解码模块的输出进行地物分类；根据地物分类结果进行地物提取。

公开(公告)号：CN115938413A

公开(公告)日：2023-04-07

申请号：CN202211697141.4

申请日：2022-12-28

Applicant: 安徽大学

Inventor： 周永亮 ,  武赛赛 ,  施琦 ,  杨震 ,  韦一鸣 ,  周子璇 ,  刘立 ,  彭春雨 ,  吴秀龙

IPC: G11C7/06 ,  G11C7/08 ,  G11C7/12 ,  G11C8/08 ,  G11C11/419

Abstract: 本发明涉及集成电路技术领域，更具体的，涉及一种应用于低电压SRAM的自适应灵敏放大器电路，以及采用该种电路布局的灵敏放大器模组。本发明通过切换开关模块对位线BL/BLB与灵敏放大模块两输入端的连接关系进行调整，实现二者的正接或反接，使灵敏放大模块可以快速连续读出两个相反信号，以用于后续检错电路判断读出数据是否正确；相比于传统检错电路，本发明提升了检错延时，使检错时间大大提前。本发明在检错电路模块判定灵敏放大模块读出数据正确后，立即通过字线控制模块使作用于字线缓冲器WL_Buffer的使能信号EN降至低电平，从而关闭字线WL，使位线BL/BLB停止放电，即降低了位线BL/BLB放电时间，显著降低了SRAM的读功耗。

公开(公告)号：CN114822637B

公开(公告)日：2022-10-14

申请号：CN202210638677.2

申请日：2022-06-08

Applicant: 安徽大学

Inventor： 戴成虎 ,  杜园园 ,  高珊 ,  彭春雨 ,  赵强 ,  卢文娟 ,  郝礼才 ,  刘立 ,  蔺智挺 ,  吴秀龙 ,  黎轩 ,  郑好

IPC: G11C11/417

Abstract: 本发明涉及一种基于10T‑SRAM单元的电路结构、芯片及模块。10T‑SRAM单元包括NMOS晶体管N0~N7和PMOS晶体管P0~P1，P0和N0构成一个反相器，P1和N1构成另一个反相器，两个反相器形成交叉耦合结构；N2和N3作为传输管，各自位于交叉耦合结构左右两侧作为左右两个写通路；N4和N6构成左通路，N5和N7构成右通路。本发明能实现同一个周期读取两列数据，还能够同时进行横纵双向存内逻辑运算和BCAM数据搜索操作，并且保证了操作时数据独立性，提高了单元的抗干扰能力和计算效率。

公开(公告)号：CN115035931A

公开(公告)日：2022-09-09

申请号：CN202210564062.X

申请日：2022-05-23

Applicant: 安徽大学

Inventor： 戴成虎 ,  刘海涛 ,  彭春雨 ,  赵强 ,  卢文娟 ,  郝礼才 ,  刘立 ,  蔺智挺 ,  吴秀龙 ,  黎轩 ,  高珊

IPC: G11C11/418 ,  G11C11/419 ,  G11C11/412 ,  G06F7/575

Abstract: 本发明涉及一种基于8T‑SRAM单元的电路结构、芯片和模块。8T‑SRAM单元包括：NMOS晶体管N1～6；PMOS晶体管P1～2。P1、P2和N1、N2交叉耦合，对存储节点Q、QB的数据进行锁存，P1的源极与P2源极电连接到VDD，开启存储节点Q、QB节点对电源通路，N1的源极与N2的源极连接到VSS，开启存储节点Q、QB节点对地通路。存储节点Q与QB通过晶体管N4、N3分别与位线BL和BLB相连，晶体管N3、N4由字线WL控制，字线LCM、RCM通过晶体管N5、N6分别与位线SLB和SL相连，晶体管N5、N6分别由存储节点Q与QB控制。本发明能实现在存储器内部完成比较操作，提高搜索效率。

公开(公告)号：CN114758700B

公开(公告)日：2025-01-10

申请号：CN202210257495.0

申请日：2022-03-16

Applicant: 安徽大学

Inventor： 刘立 ,  张炳城 ,  卢文娟 ,  彭春雨 ,  郝礼才 ,  吴秀龙 ,  蔺智挺

IPC: G11C11/416

Abstract: 本发明公开了一种读写分离的12T TFET SRAM单元电路，包括八个NTFET晶体管和四个PTFET晶体管，其中PTFET晶体管P3和NTFET晶体管N3组成反相器，PTFET晶体管P4和NTFET晶体管N4组成另一个反相器；且PTFET晶体管P1和P2作为写操作时的上拉电路结构；NTFET晶体管N1、N2、N5、N6构成写电路部分，能消除TFET作为SRAM传输管时出现的正偏电压所造成的正偏漏电流问题；NTFET晶体管N7和N8构成读电路部分。上述电路不仅提高了SRAM单元的写能力，而且还消除了当TFET用作SRAM单元的传输晶体管时出现正向偏置漏电流泄漏的问题。