公开(公告)号：CN1638065A

公开(公告)日：2005-07-13

申请号：CN200410101219.7

申请日：2003-01-29

Applicant: 株式会社东芝

Inventor： 宫野清孝 ,  大内和也 ,  水岛一郎

IPC: H01L21/336 ,  H01L21/8234 ,  H01L21/00

CPC classification number: H01L29/66628

Abstract: 本发明提供能在低温在扩散层上形成可充分地使用于升高的源漏技术的单晶层的半导体装置的制造方法。提供具备膜厚、膜质均匀的硅化物层的、将扩散层与电极的接触电阻维持得较低的、可进一步实现微细化的半导体装置。本发明的半导体装置的制造方法具备下述步骤：在半导体衬底10的表面12上形成栅绝缘膜20、在栅绝缘膜上形成栅电极60的步骤；在栅电极的两侧形成扩散层70、72的步骤；在扩散层上形成非晶质层100的步骤；通过半导体衬底的表面与非晶质层的边界向半导体衬底离子注入惰性物质的步骤；在低温对半导体衬底进行热处理、使非晶质层的一部分成为硅单晶层120的步骤；以及通过在单晶上溅射金属由单晶和金属来形成硅化物层130的步骤。

公开(公告)号：CN1531014A

公开(公告)日：2004-09-22

申请号：CN200410029428.5

申请日：2004-03-17

Applicant: 株式会社东芝

Inventor： 永野元 ,  宫野清孝 ,  水岛一郎

IPC: H01L21/00

CPC classification number: H01L27/1203 ,  H01L21/76251 ,  H01L21/84

Abstract: 本发明提供具备SOI区具有对邻接的非SOI区(体区)的充分的吸杂能力，而且，体区(元件可形成区)未变窄的优质的部分SOI结构的半导体衬底。其解决方案是将半导体衬底11所具备的第1单晶硅层(3)的一个主面被覆起来地设置作为绝缘层的SiO2膜(4)。将单晶硅层(5)的未被SiO2膜(4)被覆起来的区域和与该区域邻接的SiO2膜(4)的边缘部被覆起来地部分地设置第2单晶硅层(5)。此外，在SiO2膜(4)上边设置作为非单晶硅层的多晶硅层(6)。多晶硅层(6)被设置为使得其与单晶硅层(5)之间的界面位于SiO2膜(4)的上方。

公开(公告)号：CN1518058A

公开(公告)日：2004-08-04

申请号：CN200410000996.2

申请日：2004-01-17

Applicant: 株式会社东芝

Inventor： 永野元 ,  新田伸一 ,  山田敬 ,  佐藤力 ,  丹泽胜二郎 ,  水岛一郎

IPC: H01L21/00

CPC classification number: H01L21/84 ,  H01L21/76251 ,  H01L27/10829 ,  H01L27/10894 ,  H01L27/1203 ,  Y10S438/977

Abstract: 本发明的目的是能在SOI衬底上形成高品质的非SOI区域，在同一半导体芯片上有效地集成逻辑电路和DRAM。该目的是通过下述方法实现的。在元件形成用衬底的制造方法中，在使各自的主面对置的状态下经氧化膜(111)、(121)将在主面上具有热氧化膜(111)的支撑侧衬底(110)与在主面上具有热氧化膜(121)的有源层侧衬底(120)接合后，从与有源层侧衬底(120)的主面相反一侧的面到氧化膜(111)的中途的深度为止有选择地刻蚀有源层侧衬底(120)和氧化膜(121)、(111)的一部分，其次，在有源层侧衬底(120)的刻蚀侧面部上形成侧壁绝缘膜145，其次，有选择地刻蚀有源层侧衬底(120)的正下方以外剩下的氧化膜(111)，其次，在由氧化膜的除去而露出的支撑侧衬底(110)上形成单晶半导体层。

公开(公告)号：CN1156888C

公开(公告)日：2004-07-07

申请号：CN00133856.0

申请日：2000-08-31

Applicant: 株式会社东芝

Inventor： 佐藤力 ,  松尾美惠 ,  水岛一郎 ,  網岛祥隆 ,  高木信一

IPC: H01L21/00 ,  H01L27/04 ,  H01L27/12 ,  G02B6/10

CPC classification number: H01L27/10805 ,  B82Y20/00 ,  G02B6/122 ,  G02B6/1225 ,  G02B2006/12097 ,  H01L21/3247 ,  H01L21/7624 ,  H01L21/76283 ,  H01L21/76289 ,  H01L21/764 ,  H01L21/84 ,  H01L27/10894 ,  H01L27/10897 ,  H01L27/12 ,  H01L27/1203 ,  H01L29/0657 ,  H01L29/7842 ,  H01L29/78603 ,  H01L29/78639

Abstract: 在半导体衬底表面二维排列形成多个沟槽后，对半导体衬底实施热处理，将上述多个沟槽变为一个平板状空洞。

公开(公告)号：CN1438712A

公开(公告)日：2003-08-27

申请号：CN03104114.0

申请日：2003-02-13

Applicant: 株式会社东芝

Inventor： 山田敬 ,  佐藤力 ,  新田伸一 ,  永野元 ,  水岛一郎 ,  亲松尚人 ,  南良博 ,  宫野信治 ,  藤井修

IPC: H01L29/786 ,  H01L27/04 ,  H01L27/12

CPC classification number: H01L27/10861 ,  H01L21/76243 ,  H01L21/823481 ,  H01L21/84 ,  H01L27/10873 ,  H01L27/10894 ,  H01L27/1203 ,  H01L29/78639

Abstract: 一种半导体器件，包括：第1、第2半导体层和第1、第2MOS晶体管。第1半导体层，设置在半导体衬底上边，且已与上述半导体衬底电连起来。第2半导体层，设置在上述第1半导体层的附近，且与半导体衬底电隔离。第1、第2MOS晶体管，分别设置在上述第1、第2半导体层上边，分别具有与上述第1、第2半导体层的边界平行地配置的栅极电极。

公开(公告)号：CN1430280A

公开(公告)日：2003-07-16

申请号：CN02160877.6

申请日：2002-12-27

Applicant: 株式会社东芝

Inventor： 佐藤力 ,  永野元 ,  水岛一郎 ,  山田敬 ,  有働祐宗 ,  新田伸一

IPC: H01L27/00

CPC classification number: H01L21/764 ,  H01L21/76264 ,  H01L21/76283 ,  H01L21/76289 ,  H01L21/823412 ,  H01L21/823481 ,  H01L21/84 ,  H01L27/10897 ,  H01L27/1203 ,  H01L27/1207

Abstract: 从某个侧面观察，本发明的半导体器件具有：在半导体衬底上的第一区域中，隔着绝缘膜和空腔中的任意一方而形成的第一半导体层；以及形成在所述半导体衬底上的第二区域中的多个第二半导体层。

公开(公告)号：CN1403214A

公开(公告)日：2003-03-19

申请号：CN02129077.6

申请日：2002-08-30

Applicant: 株式会社东芝

Inventor： 胜井修二 ,  田中正幸 ,  上村昌己 ,  赤堀浩史 ,  水岛一郎 ,  中尾隆 ,  山本明人 ,  齐田繁彦 ,  纲岛祥隆 ,  见方裕一

IPC: B08B11/00 ,  H01L21/302 ,  G05B19/05

CPC classification number: H04L12/66 ,  Y10S438/905

Abstract: 本发明提供一种干洗系统，该干洗系统根据各种信息，借助于计算机进行综合处理，效率良好地自动地判定对于半导体制造设备来说究竟是进行晶片处理还是进行清洗处理。具体的解决手段涉及用至少含有ClF3等卤族气体除去淀积在半导体制造设备的反应室5内的淀积膜的干洗。第1发明，是对于半导体制造设备来说，自动地判定设备是立即实施成膜等的处理还是必须马上进行清洗的系统。第2发明，在使用至少含有ClF3等卤族气体除去淀积在要形成CVD膜等的半导体制造设备的反应室内的淀积膜时使得存在金属、金属化合物、有机系气体等。可以提高选择比、缩短清洗时间。第3发明，是进行目的为对设备进行效率良好的清洗的控制的系统。