公开(公告)号：CN1264225C

公开(公告)日：2006-07-12

申请号：CN00122716.5

申请日：2000-06-30

Applicant: 株式会社东芝

Inventor： 大内和也

IPC: H01L29/78 ,  H01L21/336 ,  H01L27/00

CPC classification number: H01L21/28202 ,  H01L21/28185 ,  H01L21/823462 ,  H01L29/518

Abstract: MOS半导体器件包括：形成在半导体衬底上含氮的栅绝缘膜；栅电极选择性地形成在栅绝缘膜上；以及形成在栅电极和半导体衬底表面上的氧化膜，其中第二部分中的位于第一平行线和衬底之间的那一部分的厚度为第二部分中位于第二平行线和栅极之间的另外一部分的厚度的三分之一以下。由于栅绝缘膜含氮，可以抑制栅绝缘膜厚度的增加超出需要的厚度，也可以防止栅电压降低，同时可以提高MOS晶体管的控制能力。

公开(公告)号：CN1638065A

公开(公告)日：2005-07-13

申请号：CN200410101219.7

申请日：2003-01-29

Applicant: 株式会社东芝

Inventor： 宫野清孝 ,  大内和也 ,  水岛一郎

IPC: H01L21/336 ,  H01L21/8234 ,  H01L21/00

CPC classification number: H01L29/66628

Abstract: 本发明提供能在低温在扩散层上形成可充分地使用于升高的源漏技术的单晶层的半导体装置的制造方法。提供具备膜厚、膜质均匀的硅化物层的、将扩散层与电极的接触电阻维持得较低的、可进一步实现微细化的半导体装置。本发明的半导体装置的制造方法具备下述步骤：在半导体衬底10的表面12上形成栅绝缘膜20、在栅绝缘膜上形成栅电极60的步骤；在栅电极的两侧形成扩散层70、72的步骤；在扩散层上形成非晶质层100的步骤；通过半导体衬底的表面与非晶质层的边界向半导体衬底离子注入惰性物质的步骤；在低温对半导体衬底进行热处理、使非晶质层的一部分成为硅单晶层120的步骤；以及通过在单晶上溅射金属由单晶和金属来形成硅化物层130的步骤。

公开(公告)号：CN100353497C

公开(公告)日：2007-12-05

申请号：CN200510065628.0

申请日：2005-02-08

Applicant: 株式会社东芝

Inventor： 伊藤贵之 ,  须黑恭一 ,  富家甘奈 ,  大内和也

IPC: H01L21/265 ,  H01L21/324 ,  H01L21/336 ,  H01L21/8234 ,  H01L29/78

CPC classification number: H01L21/823814 ,  H01L21/26513 ,  H01L21/2686 ,  H01L29/6659

Abstract: 以效率高的工序相互结合良好的方式提供具有浅的杂质区域的精细化的半导体器件的制造方法。该方法包括对于p阱层(2)、n阱层(3)进行杂质离子的注入的工序；以及对于p阱层(2)、n阱层(3)照射从上升开始到达峰值能量值的时间大于等于0.3毫秒的脉冲光的工序。此外，该方法包括在小于等于600℃的成膜温度下在形成了栅电极(6)的硅衬底(1)上形成氮化硅膜(10)的工序；对于氮化硅膜(10)边实施辅助加热边照射闪光灯光的工序；以及进行各向异性蚀刻使照射了闪光灯光的氮化硅膜(10)仅残留配置在栅侧壁上的工序。

公开(公告)号：CN1327498C

公开(公告)日：2007-07-18

申请号：CN200410101219.7

申请日：2003-01-29

Applicant: 株式会社东芝

Inventor： 宫野清孝 ,  大内和也 ,  水岛一郎

IPC: H01L21/336 ,  H01L21/8234 ,  H01L21/00

CPC classification number: H01L29/66628

Abstract: 本发明的半导体装置的制造方法具备下述步骤：在半导体衬底的表面上形成栅绝缘膜、在栅绝缘膜上形成栅电极的步骤；在栅电极的两侧形成扩散层的步骤；在扩散层上形成非晶硅层的步骤；通过半导体衬底的表面与非晶硅层的边界向半导体衬底离子注入惰性物质的步骤，其中，当氧浓度峰值的位置存在于上述半导体衬底表面附近时，与上述氧浓度峰值的位置基本相同地进行离子注入，而使上述氧浓度峰值的位置下降到比上述半导体衬底表面深的位置；对半导体衬底进行热处理、使非晶硅层的一部分成为硅单晶层的步骤；以及通过在单晶硅层上溅射金属由单晶硅层和金属来形成硅化物层的步骤。

公开(公告)号：CN1237620C

公开(公告)日：2006-01-18

申请号：CN03102090.9

申请日：2003-01-29

Applicant: 株式会社东芝

Inventor： 宫野清孝 ,  大内和也 ,  水岛一郎

IPC: H01L29/78 ,  H01L27/04 ,  H01L21/322

CPC classification number: H01L29/66628

Abstract: 本发明提供能在低温在扩散层上形成可充分地使用于升高的源漏技术的单晶层的半导体装置的制造方法。提供具备膜厚、膜质均匀的硅化物层的、将扩散层与电极的接触电阻维持得较低的、可进一步实现微细化的半导体装置。本发明的半导体装置的制造方法具备下述步骤：在半导体衬底10的表面12上形成栅绝缘膜20、在栅绝缘膜上形成栅电极60的步骤；在栅电极的两侧形成扩散层70、72的步骤；在扩散层上形成非晶质层100的步骤；通过半导体衬底的表面与非晶质层的边界向半导体衬底离子注入惰性物质的步骤；在低温对半导体衬底进行热处理、使非晶质层的一部分成为硅单晶层120的步骤；以及通过在单晶上溅射金属由单晶和金属来形成硅化物层130的步骤。

公开(公告)号：CN1661778A

公开(公告)日：2005-08-31

申请号：CN200510065628.0

申请日：2005-02-08

Applicant: 株式会社东芝

Inventor： 伊藤贵之 ,  须黑恭一 ,  富家甘奈 ,  大内和也

IPC: H01L21/265 ,  H01L21/324 ,  H01L21/336 ,  H01L21/8234 ,  H01L29/78

CPC classification number: H01L21/823814 ,  H01L21/26513 ,  H01L21/2686 ,  H01L29/6659

Abstract: 以效率高的工序相互结合良好的方式提供具有浅的杂质区域的精细化的半导体器件的制造方法。该方法包括对于p阱层(2)、n阱层(3)进行杂质离子的注入的工序；以及对于p阱层(2)、n阱层(3)照射从上升开始到达峰值能量值的时间大于等于0.3毫秒的脉冲光的工序。此外，该方法包括在小于等于600℃的成膜温度下在形成了栅电极(6)的硅衬底(1)上形成氮化硅膜(10)的工序；对于氮化硅膜(10)边实施辅助加热边照射闪光灯光的工序；以及进行各向异性蚀刻使照射了闪光灯光的氮化硅膜(10)仅残留配置在栅侧壁上的工序。

公开(公告)号：CN1435896A

公开(公告)日：2003-08-13

申请号：CN03102090.9

申请日：2003-01-29

Applicant: 株式会社东芝

Inventor： 宫野清孝 ,  大内和也 ,  水岛一郎

IPC: H01L29/78 ,  H01L27/04 ,  H01L21/322

CPC classification number: H01L29/66628

Abstract: 本发明提供能在低温在扩散层上形成可充分地使用于升高的源漏技术的单晶层的半导体装置的制造方法。提供具备膜厚、膜质均匀的硅化物层的、将扩散层与电极的接触电阻维持得较低的、可进一步实现微细化的半导体装置。本发明的半导体装置的制造方法具备下述步骤：在半导体衬底10的表面12上形成栅绝缘膜20、在栅绝缘膜上形成栅电极60的步骤；在栅电极的两侧形成扩散层70、72的步骤；在扩散层上形成非晶质层100的步骤；通过半导体衬底的表面与非晶质层的边界向半导体衬底离子注入惰性物质的步骤；在低温对半导体衬底进行热处理、使非晶质层的一部分成为硅单晶层120的步骤；以及通过在单晶上溅射金属由单晶和金属来形成硅化物层130的步骤。

公开(公告)号：CN1284748A

公开(公告)日：2001-02-21

申请号：CN00122716.5

申请日：2000-06-30

Applicant: 株式会社东芝

Inventor： 大内和也

IPC: H01L29/78 ,  H01L21/336 ,  H01L27/00

CPC classification number: H01L21/28202 ,  H01L21/28185 ,  H01L21/823462 ,  H01L29/518

Abstract: MOS半导体器件包括:形成在半导体衬底上含氮的栅绝缘膜;栅电极选择性地形成在栅绝缘膜上;以及形成在栅电极和半导体衬底表面上的氧化膜,其中垂直重叠栅电极的栅绝缘膜第一部分的厚度为设置在栅电极角部的栅绝缘膜第二部分厚度的三分之一以下。由于栅绝缘膜含氮,可以抑制栅绝缘膜厚度的增加超出需要的厚度,也可以防止栅电压降低,同时可以提高MOS晶体管的控制能力。