公开(公告)号：CN1246906C

公开(公告)日：2006-03-22

申请号：CN02160880.6

申请日：2002-12-27

Applicant: 株式会社东芝

Inventor： 永野元 ,  新田伸一 ,  亲松尚人

IPC: H01L27/12 ,  H01L21/84

CPC classification number: H01L27/10894 ,  H01L21/76251 ,  H01L21/76264 ,  H01L21/76275 ,  H01L21/76278 ,  H01L21/76283 ,  H01L21/84 ,  H01L27/10829 ,  H01L27/10861 ,  H01L27/1087 ,  H01L27/10897 ,  H01L27/1203 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 半导体器件具有在支撑衬底的第一区域上，隔着埋入氧化物层形成的第一半导体层；形成在所述支撑衬底的第二区域上的第二半导体层。所述支撑衬底和所述第二半导体层的界面实质上与所述埋入氧化物层的下表面处于同一平面，或位于比所述埋入氧化物层更深的部分。

公开(公告)号：CN1617343A

公开(公告)日：2005-05-18

申请号：CN200410095804.0

申请日：2004-11-15

Applicant: 株式会社东芝

Inventor： 亲松尚人 ,  本多健二

IPC: H01L27/08 ,  H01L27/092 ,  H01L29/78 ,  H01L21/8234 ,  H01L21/8238 ,  H01L21/336

CPC classification number: H01L21/28568 ,  H01L21/28518 ,  H01L21/823814 ,  H01L21/823835 ,  H01L27/0207 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明揭示一种金属硅化物层设于源、漏区域上及栅极上的半导体器件及其制造方法。具有半导体基板；形成于所述半导体基板上的元件分离区域；形成于所述元件分离区域以外的区域的所述半导体基板上、并在表面上形成金属硅化物层的元件区域；以及形成于所述元件分离区域以外的区域的所述半导体基板上、并在表面上形成金属硅化物层的虚设元件区域，在包含所述元件区域的一边为1μm的正方形的着眼范围中的所述元件区域和所述虚设元件区域的各图形面积合计占有率为大于等于25％。

公开(公告)号：CN1438712A

公开(公告)日：2003-08-27

申请号：CN03104114.0

申请日：2003-02-13

Applicant: 株式会社东芝

Inventor： 山田敬 ,  佐藤力 ,  新田伸一 ,  永野元 ,  水岛一郎 ,  亲松尚人 ,  南良博 ,  宫野信治 ,  藤井修

IPC: H01L29/786 ,  H01L27/04 ,  H01L27/12

CPC classification number: H01L27/10861 ,  H01L21/76243 ,  H01L21/823481 ,  H01L21/84 ,  H01L27/10873 ,  H01L27/10894 ,  H01L27/1203 ,  H01L29/78639

Abstract: 一种半导体器件，包括：第1、第2半导体层和第1、第2MOS晶体管。第1半导体层，设置在半导体衬底上边，且已与上述半导体衬底电连起来。第2半导体层，设置在上述第1半导体层的附近，且与半导体衬底电隔离。第1、第2MOS晶体管，分别设置在上述第1、第2半导体层上边，分别具有与上述第1、第2半导体层的边界平行地配置的栅极电极。

公开(公告)号：CN100339993C

公开(公告)日：2007-09-26

申请号：CN200410095804.0

申请日：2004-11-15

Applicant: 株式会社东芝

Inventor： 亲松尚人 ,  本多健二

IPC: H01L27/085 ,  H01L27/092 ,  H01L29/78 ,  H01L21/8234 ,  H01L21/8238 ,  H01L21/336

CPC classification number: H01L21/28568 ,  H01L21/28518 ,  H01L21/823814 ,  H01L21/823835 ,  H01L27/0207 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明揭示一种金属硅化物层设于源、漏区域上及栅极上的半导体器件及其制造方法。具有半导体基板；形成于所述半导体基板上的元件分离区域；形成于所述元件分离区域以外的区域的所述半导体基板上、并在表面上形成金属硅化物层的元件区域；以及形成于所述元件分离区域以外的区域的所述半导体基板上、并在表面上形成金属硅化物层的虚设元件区域，在包含所述元件区域的一边为1μm的正方形的着眼范围中的所述元件区域和所述虚设元件区域的各图形面积合计占有率为大于等于25%。

公开(公告)号：CN1225028C

公开(公告)日：2005-10-26

申请号：CN03104114.0

申请日：2003-02-13

Applicant: 株式会社东芝

Inventor： 山田敬 ,  佐藤力 ,  新田伸一 ,  永野元 ,  水岛一郎 ,  亲松尚人 ,  南良博 ,  宫野信治 ,  藤井修

IPC: H01L29/786 ,  H01L27/04 ,  H01L27/12

CPC classification number: H01L27/10861 ,  H01L21/76243 ,  H01L21/823481 ,  H01L21/84 ,  H01L27/10873 ,  H01L27/10894 ,  H01L27/1203 ,  H01L29/78639

Abstract: 一种半导体器件，包括：第1、第2半导体层和第1、第2MOS晶体管。第1半导体层，设置在半导体衬底上边，且已与上述半导体衬底电连起来。第2半导体层，设置在上述第1半导体层的附近，且与半导体衬底电隔离。第1、第2MOS晶体管，分别设置在上述第1、第2半导体层上边，分别具有与上述第1、第2半导体层的边界平行地配置的栅极电极。

公开(公告)号：CN1430285A

公开(公告)日：2003-07-16

申请号：CN02160880.6

申请日：2002-12-27

Applicant: 株式会社东芝

Inventor： 永野元 ,  新田伸一 ,  亲松尚人

IPC: H01L27/12 ,  H01L21/84

CPC classification number: H01L27/10894 ,  H01L21/76251 ,  H01L21/76264 ,  H01L21/76275 ,  H01L21/76278 ,  H01L21/76283 ,  H01L21/84 ,  H01L27/10829 ,  H01L27/10861 ,  H01L27/1087 ,  H01L27/10897 ,  H01L27/1203 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 半导体器件具有在支撑衬底的第一区域上，隔着埋入氧化物层形成的第一半导体层；形成在所述支撑衬底的第二区域上的第二半导体层。所述支撑衬底和所述第二半导体层的界面实质上与所述埋入氧化物层的下表面处于同一平面，或位于比所述埋入氧化物层更深的部分。