公开(公告)号：CN106252314B

公开(公告)日：2019-06-18

申请号：CN201510844723.4

申请日：2015-11-26

Applicant: 意法半导体(克洛尔2)公司 ,  意法半导体有限公司

Inventor： N·奥特利耶 ,  R·富尔内尔 ,  F·加内塞罗 ,  F·居亚代 ,  V·菲奥里

IPC: H01L23/482 ,  H01L21/762

CPC classification number: H05K1/0216 ,  H01L21/762 ,  H01L21/7624 ,  H01L21/764 ,  H01L24/03 ,  H01L24/05 ,  H01L29/0657 ,  H01L2224/02166 ,  H01L2224/04042 ,  H01L2924/00014 ,  H05K1/111 ,  H05K1/181 ,  H05K3/0011 ,  H01L2224/05599

Abstract: 一种电子器件，具有后板，该后板包括衬底后层、衬底前层以及在衬底后层与衬底前层之间的电介质中间层。电子结构在衬底前层上并且包括电子部件和电气连接。衬底后层包括实心的局部区域以及空心的局部区域。空心的局部区域在所有的衬底后层上延伸。衬底后层并不覆盖对应于空心的局部区域的电介质中间层的至少一个局部区带。

公开(公告)号：CN104795352B

公开(公告)日：2019-06-11

申请号：CN201510026741.1

申请日：2015-01-20

Applicant: 瑞萨电子株式会社

Inventor： 村田龙纪 ,  丸山隆弘

IPC: H01L21/764 ,  H01L21/8234

CPC classification number: H01L29/0649 ,  H01L21/02107 ,  H01L21/02164 ,  H01L21/02211 ,  H01L21/02216 ,  H01L21/02271 ,  H01L21/02274 ,  H01L21/76224 ,  H01L21/764

Abstract: 本发明的各个实施例涉及制造半导体器件的方法。本发明的目标在于提供一种具有改进性能的半导体器件。一种制造半导体器件的方法包括：形成沟槽，并且然后通过使用含有O3气体和TEOS气体的气体的CVD形成由氧化硅膜制成的第一绝缘膜以利用该绝缘膜覆盖沟槽的侧表面；通过PECVD形成由氧化硅膜制成的第二绝缘膜以利用该第二绝缘膜经由该第一绝缘膜覆盖沟槽的侧表面；以及通过使用含有O3气体和TEOS气体的气体的CVD形成由氧化硅膜制成的第三绝缘膜，以利用该第三绝缘膜使得沟槽闭合，同时在沟槽中留出空间。

公开(公告)号：CN108541342A

公开(公告)日：2018-09-14

申请号：CN201580085500.2

申请日：2015-12-24

Applicant: 英特尔公司

Inventor： G.A.格拉斯 ,  K.贾姆布纳坦 ,  A.S.墨菲 ,  C.S.莫哈帕特拉 ,  S.金 ,  姜俊成

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/1083 ,  H01L21/764 ,  H01L29/0649 ,  H01L29/0676 ,  H01L29/1054 ,  H01L29/161 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/78 ,  H01L29/785

Abstract: 公开了用于制造配置有降低寄生泄漏（即通过与晶体管相关联的源极区和漏极区之间的底层衬底的一部分的电流泄漏）的子鳍绝缘层的半导体晶体管器件的技术。通过制造衬底的子鳍区中的牺牲层在鳍的至少一个沟道区下面的晶体管来降低寄生泄漏。在处理期间，利用电介质材料整体或部分地去除并替换子鳍区中的牺牲层。该电介质材料增加鳍的对应源极和漏极部分之间的衬底的电阻率，因此降低寄生泄漏。

公开(公告)号：CN105280559B

公开(公告)日：2018-04-24

申请号：CN201410400143.1

申请日：2014-08-14

Applicant: 旺宏电子股份有限公司

Inventor： 郭仲仪 ,  郑俊民

IPC: H01L27/11582 ,  H01L21/764 ,  H01L21/336

CPC classification number: H01L29/66833 ,  H01L21/764 ,  H01L27/11582

Abstract: 本发明公开了一种半导体装置及其制造方法，该方法包括形成绝缘基层于基板的表面之上。该方法更包括形成多层结构于绝缘基层之上，该多层结构具有导电层及绝缘层。该方法更包括在多层结构中刻蚀以及形成电荷储存层于图案化的多层结构之上。该方法更包括形成硅保护层于电荷储存层之上，接着进行热处理工艺。

公开(公告)号：CN107887362A

公开(公告)日：2018-04-06

申请号：CN201710911772.4

申请日：2017-09-29

Applicant: 三星电子株式会社

Inventor： 韩奎熙 ,  白宗玟 ,  V.H.阮 ,  刘禹炅 ,  张相信 ,  金秉熙

IPC: H01L23/522 ,  H01L21/764 ,  H01L21/768

CPC classification number: H01L21/7682 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/76826 ,  H01L21/76834 ,  H01L21/76849 ,  H01L23/5222 ,  H01L23/5283 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L23/522 ,  H01L21/764 ,  H01L21/768

Abstract: 一种半导体器件包括：在衬底上的第一层间电介质膜；在第一层间电介质膜内在第一方向上分别延伸的第一布线和第二布线，第一布线和第二布线在不同于第一方向的第二方向上彼此相邻；在第一层间电介质膜上的硬掩模图案，硬掩模图案包括开口；以及在第一层间电介质膜内的气隙，气隙在第一方向上包括与开口垂直交叠的第一部分和不与开口交叠的第二部分。

公开(公告)号：CN104813442B

公开(公告)日：2017-10-31

申请号：CN201380060570.3

申请日：2013-06-29

Applicant: 英特尔公司

Inventor： N·戈埃尔 ,  N·慕克吉 ,  S·H·宋 ,  V·H·勒 ,  M·V·梅茨 ,  J·T·卡瓦列罗斯 ,  R·皮拉里塞泰 ,  S·K·加德纳 ,  S·达斯古普塔 ,  W·拉赫马迪 ,  B·舒金 ,  M·拉多萨夫列维奇 ,  G·杜威 ,  M·C·弗伦奇 ,  J·S·卡治安 ,  S·沙蒂阿特 ,  R·S·周

IPC: H01L21/20

CPC classification number: H01L21/764 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02494 ,  H01L21/02507 ,  H01L21/02532 ,  H01L21/76232

Abstract: 实施例包括将材料沉积到衬底上，其中，所述材料包括与所述衬底不同的晶格常数(例如，Si衬底上的III‑V或IV族外延(EPI)材料)。实施例包括在沟槽内形成的EPI层，所述沟槽具有随着所述沟槽向上延伸而变窄的壁。实施例包括使用多个生长温度在沟槽内形成的EPI层。当温度改变时在所述EPI层中形成的缺陷势垒包含在所述沟槽内和缺陷势垒下方的缺陷。在所述缺陷势垒上方和所述沟槽内的所述EPI层相对无缺陷。实施例包括在沟槽内退火的EPI层，用以诱导缺陷消失。实施例包括在沟槽内形成的并以相对无缺陷的EPI层覆盖的EPI超晶格(其仍包括在所述沟槽中)。本文还说明了其它实施例。

公开(公告)号：CN106972024A

公开(公告)日：2017-07-21

申请号：CN201610909317.6

申请日：2016-10-18

Applicant: 三星电子株式会社

Inventor： 辛京准 ,  李秉一 ,  殷东锡 ,  李炫国 ,  曹盛纯

IPC: H01L27/11578

CPC classification number: H01L29/1083 ,  H01L21/764 ,  H01L27/1157 ,  H01L27/11582 ,  H01L27/11578 ,  H01L27/11575

Abstract: 本公开提供了三维半导体器件。一种三维(3D)半导体器件包括：多个栅电极，在垂直于基板的顶表面的方向上层叠在基板上；沟道结构，穿过该多个栅电极并连接到基板；以及孔隙，设置在基板中并位于沟道结构下面。

公开(公告)号：CN106941118A

公开(公告)日：2017-07-11

申请号：CN201610059555.2

申请日：2016-01-28

Applicant: 联华电子股份有限公司

Inventor： 林建廷

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/764

CPC classification number: H04N5/23238 ,  G02B26/101 ,  H01L21/0217 ,  H01L21/02274 ,  H01L21/283 ,  H01L21/32135 ,  H01L21/764 ,  H01L29/0649 ,  H01L29/42356 ,  H01L29/4991 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66795 ,  H01L29/785 ,  H04N5/2254 ,  H04N5/2259 ,  H04N5/23254 ,  H04N5/23258 ,  H04N5/23287 ,  H01L29/78 ,  H01L29/66477 ,  H01L29/7825

Abstract: 本发明公开一种半导体结构及其制造方法。此种半导体结构包括一基板、一栅极结构、一第一介电层、以及二气隙。栅极结构设置在基板上。栅极结构具有相对的二侧壁。栅极结构包括一U形结构和一金属栅极电极。U形结构定义朝向上方的一开口。U形结构包括一功函数层。金属栅极电极设置在U形结构所定义的开口中。U形结构的一上表面的水平高度低于金属栅极电极的一上表面的水平高度。第一介电层设置在基板上并邻接于栅极结构。该二气隙分别形成在第一介电层和栅极结构相对的二侧壁的其中一者之间。

公开(公告)号：CN106531737A

公开(公告)日：2017-03-22

申请号：CN201610744135.8

申请日：2016-08-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李彥儒 ,  李启弘 ,  郭建亿 ,  丁姮彣 ,  戴荣吉 ,  舒丽丽 ,  林资敬

IPC: H01L27/088 ,  H01L21/8234 ,  H01L29/06 ,  H01L21/762 ,  H01L21/764

CPC classification number: H01L29/0649 ,  H01L21/0243 ,  H01L21/02433 ,  H01L21/02529 ,  H01L21/0262 ,  H01L21/283 ,  H01L21/30604 ,  H01L21/3065 ,  H01L21/76224 ,  H01L21/764 ,  H01L29/0847 ,  H01L29/66795 ,  H01L29/7848 ,  H01L29/785

Abstract: 半导体器件包括衬底、至少一个第一隔离结构、至少两个第二隔离结构和外延结构。衬底中具有多个半导体鳍。第一隔离结构设置在半导体鳍之间。半导体鳍设置在第二隔离结构之间，并且第二隔离结构比第一隔离结构更多地延伸进衬底中。外延结构设置在半导体鳍上。在第一隔离结构与外延结构之间存在至少一个空隙。本发明还提供了半导体器件的制造方法。

公开(公告)号：CN103985740B

公开(公告)日：2016-10-12

申请号：CN201410032503.7

申请日：2014-01-23

Applicant: 三星电子株式会社

Inventor： 李章熙 ,  白宗玟 ,  韩奎熙 ,  崔吉铉 ,  洪琮沅

IPC: H01L29/06 ,  H01L23/485

CPC classification number: H01L23/4821 ,  H01L21/764 ,  H01L21/7682 ,  H01L21/76832 ,  H01L21/76834 ,  H01L23/28 ,  H01L23/48 ,  H01L23/5222 ,  H01L2924/0002 ,  H01L2924/00 ,  H01L2924/0001

Abstract: 本发明公开半导体器件及其制造方法。该半导体器件包括：衬底上的第一导电线；以及覆盖第一导电线的第一成型层。第一导电线在相邻的第一导电线之间具有第一间隙和第二间隙。第一成型层的底表面和第一导电线的位于第一成型层的底表面之下的侧壁共同定义第一间隙。第一成型层的顶表面和第一导电线的位于第一成型层的顶表面之上的侧壁共同定义第二间隙。