公开(公告)号：CN1225028C

公开(公告)日：2005-10-26

申请号：CN03104114.0

申请日：2003-02-13

Applicant: 株式会社东芝

Inventor： 山田敬 ,  佐藤力 ,  新田伸一 ,  永野元 ,  水岛一郎 ,  亲松尚人 ,  南良博 ,  宫野信治 ,  藤井修

IPC: H01L29/786 ,  H01L27/04 ,  H01L27/12

CPC classification number: H01L27/10861 ,  H01L21/76243 ,  H01L21/823481 ,  H01L21/84 ,  H01L27/10873 ,  H01L27/10894 ,  H01L27/1203 ,  H01L29/78639

Abstract: 一种半导体器件，包括：第1、第2半导体层和第1、第2MOS晶体管。第1半导体层，设置在半导体衬底上边，且已与上述半导体衬底电连起来。第2半导体层，设置在上述第1半导体层的附近，且与半导体衬底电隔离。第1、第2MOS晶体管，分别设置在上述第1、第2半导体层上边，分别具有与上述第1、第2半导体层的边界平行地配置的栅极电极。

公开(公告)号：CN1638126A

公开(公告)日：2005-07-13

申请号：CN200510003726.1

申请日：2005-01-06

Applicant: 株式会社东芝

Inventor： 桧山薰 ,  佐贯朋也 ,  藤井修

IPC: H01L27/00 ,  H01L21/8234

CPC classification number: H01L21/823807 ,  H01L27/0629 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/10829 ,  H01L27/10894 ,  H01L29/92

Abstract: 在同一衬底上边形成了CMOS器件等和存储器等的情况下，提高CMOS器件的载流子迁移率，而且防止存储器的可靠性因漏电流而降低。本发明的半导体器件包括：具有第1区域和与上述第1区域相邻的第2区域、且在表面上具有第1硅层的衬底；设置在上述第1区域的上述第1硅层的上边的第2硅层；具有比上述第2硅层大的晶格常数，设置在上述第2区域的上述第1硅层的上边的缓和层；以及具有与上述缓和层大致相同的晶格常数、设置在上述缓和层的上边的应变硅层。

公开(公告)号：CN100377352C

公开(公告)日：2008-03-26

申请号：CN200510003726.1

申请日：2005-01-06

Applicant: 株式会社东芝

Inventor： 桧山薰 ,  佐贯朋也 ,  藤井修

IPC: H01L27/00 ,  H01L21/8234

CPC classification number: H01L21/823807 ,  H01L27/0629 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/10829 ,  H01L27/10894 ,  H01L29/92

Abstract: 在同一衬底上边形成了CMOS器件等和存储器等的情况下，提高CMOS器件的载流子迁移率，而且防止存储器的可靠性因漏电流而降低。本发明的半导体器件包括：具有第1区域和与上述第1区域相邻的第2区域、且在表面上具有第1硅层的衬底；设置在上述第1区域的上述第1硅层的上边的第2硅层；具有比上述第2硅层大的晶格常数，设置在上述第2区域的上述第1硅层的上边的缓和层；以及具有与上述缓和层大致相同的晶格常数、设置在上述缓和层的上边的应变硅层。

公开(公告)号：CN1430266A

公开(公告)日：2003-07-16

申请号：CN02160875.X

申请日：2002-12-27

Applicant: 株式会社东芝

Inventor： 永野元 ,  山田敬 ,  佐藤力 ,  水岛一郎 ,  藤井修

IPC: H01L21/84

CPC classification number: H01L21/76264 ,  H01L21/76278 ,  H01L21/76283 ,  H01L21/84 ,  H01L27/10894 ,  H01L27/1203

Abstract: 半导体器件包含：形成了埋入氧化物层的第一半导体区域；不存在所述埋入氧化物层的第二半导体区域；在所述第一半导体区域和所述第二半导体区域的交界，至少到达所述埋入氧化物层的深度形成的沟；埋入所述沟中的分离用绝缘物层。

公开(公告)号：CN1230890C

公开(公告)日：2005-12-07

申请号：CN02160875.X

申请日：2002-12-27

Applicant: 株式会社东芝

Inventor： 永野元 ,  山田敬 ,  佐藤力 ,  水岛一郎 ,  藤井修

IPC: H01L21/84

CPC classification number: H01L21/76264 ,  H01L21/76278 ,  H01L21/76283 ,  H01L21/84 ,  H01L27/10894 ,  H01L27/1203

Abstract: 本发明提供了一种半导体器件，包含：形成了埋入氧化物层的第一半导体区域；不存在所述埋入氧化物层的第二半导体区域；在所述第一半导体区域和所述第二半导体区域的交界处，形成深度至少到达所述埋入氧化物层的沟；以及埋入所述沟中的分离用绝缘物层；其中，所述分离用绝缘物层的底面与所述第二半导体区域的侧面所成的角度为钝角。

公开(公告)号：CN103681705B

公开(公告)日：2016-06-08

申请号：CN201310070311.0

申请日：2013-03-06

Applicant: 株式会社东芝

Inventor： 藤井修

IPC: H01L27/146

CPC classification number: H01L27/14609 ,  H01L27/1461 ,  H01L27/14612 ,  H01L27/14636 ,  H01L27/1464 ,  H01L27/14641 ,  H01L27/14643 ,  H01L27/14689 ,  H01L29/36 ,  H01L31/02 ,  H01L31/18

Abstract: 根据实施方式，固体拍摄装置的制造方法，其特征在于，包括：在半导体基板的光电转换元件形成区域、浮置扩散区形成区域以及所述光电转换元件形成区域和所述浮置扩散区形成区域之间的读取晶体管形成区域内，分别形成光电转换元件、包含于浮置扩散区内的扩散层以及读取晶体管；在所述半导体基板的第一面侧，在所述扩散层上形成含有第一杂质的半导体层。

公开(公告)号：CN103681705A

公开(公告)日：2014-03-26

申请号：CN201310070311.0

申请日：2013-03-06

Applicant: 株式会社东芝

Inventor： 藤井修

IPC: H01L27/146

CPC classification number: H01L27/14609 ,  H01L27/1461 ,  H01L27/14612 ,  H01L27/14636 ,  H01L27/1464 ,  H01L27/14641 ,  H01L27/14643 ,  H01L27/14689 ,  H01L29/36 ,  H01L31/02 ,  H01L31/18

Abstract: 根据实施方式，固体拍摄装置的制造方法，其特征在于，包括：在半导体基板的光电转换元件形成区域、浮置扩散区形成区域以及所述光电转换元件形成区域和所述浮置扩散区形成区域之间的读取晶体管形成区域内，分别形成光电转换元件、包含于浮置扩散区内的扩散层以及读取晶体管；在所述半导体基板的第一面侧，在所述扩散层上形成含有第一杂质的半导体层。

公开(公告)号：CN1438712A

公开(公告)日：2003-08-27

申请号：CN03104114.0

申请日：2003-02-13

Applicant: 株式会社东芝

Inventor： 山田敬 ,  佐藤力 ,  新田伸一 ,  永野元 ,  水岛一郎 ,  亲松尚人 ,  南良博 ,  宫野信治 ,  藤井修

IPC: H01L29/786 ,  H01L27/04 ,  H01L27/12

CPC classification number: H01L27/10861 ,  H01L21/76243 ,  H01L21/823481 ,  H01L21/84 ,  H01L27/10873 ,  H01L27/10894 ,  H01L27/1203 ,  H01L29/78639

Abstract: 一种半导体器件，包括：第1、第2半导体层和第1、第2MOS晶体管。第1半导体层，设置在半导体衬底上边，且已与上述半导体衬底电连起来。第2半导体层，设置在上述第1半导体层的附近，且与半导体衬底电隔离。第1、第2MOS晶体管，分别设置在上述第1、第2半导体层上边，分别具有与上述第1、第2半导体层的边界平行地配置的栅极电极。