-
公开(公告)号:CN101022132A
公开(公告)日:2007-08-22
申请号:CN200710087967.8
申请日:2007-02-15
Applicant: 株式会社东芝
IPC: H01L29/786 , H01L21/336
CPC classification number: H01L29/7853 , H01L29/66636 , H01L29/66795 , H01L29/78687
Abstract: 一种半导体器件,其中包括在多个表面上具有沟道的多栅极MIS晶体管,在绝缘膜(12)上的沿给定方向形成的岛状半导体层(21)的侧表面上的栅极绝缘薄膜(23)上形成栅电极(24),并且形成源电极/漏电极(27a、27b)使其与半导体层(21)接触。半导体层(21)沿给定方向具有多个侧表面。由相邻的侧表面形成的所有的角均大于90°。垂直于给定方向的截面为垂直和水平对称。
-
公开(公告)号:CN1156888C
公开(公告)日:2004-07-07
申请号:CN00133856.0
申请日:2000-08-31
Applicant: 株式会社东芝
CPC classification number: H01L27/10805 , B82Y20/00 , G02B6/122 , G02B6/1225 , G02B2006/12097 , H01L21/3247 , H01L21/7624 , H01L21/76283 , H01L21/76289 , H01L21/764 , H01L21/84 , H01L27/10894 , H01L27/10897 , H01L27/12 , H01L27/1203 , H01L29/0657 , H01L29/7842 , H01L29/78603 , H01L29/78639
Abstract: 在半导体衬底表面二维排列形成多个沟槽后,对半导体衬底实施热处理,将上述多个沟槽变为一个平板状空洞。
-
公开(公告)号:CN100517759C
公开(公告)日:2009-07-22
申请号:CN200710087967.8
申请日:2007-02-15
Applicant: 株式会社东芝
IPC: H01L29/786 , H01L21/336
CPC classification number: H01L29/7853 , H01L29/66636 , H01L29/66795 , H01L29/78687
Abstract: 一种半导体器件,其中包括在多个表面上具有沟道的多栅极MIS晶体管,在绝缘膜(12)上的沿给定方向形成的岛状半导体层(21)的侧表面上的栅极绝缘薄膜(23)上形成栅电极(24),并且形成源电极/漏电极(27a、27b)使其与半导体层(21)接触。半导体层(21)沿给定方向具有多个侧表面。由相邻的侧表面形成的所有的角均大于90°。垂直于给定方向的截面为垂直和水平对称。
-
公开(公告)号:CN100578797C
公开(公告)日:2010-01-06
申请号:CN200710198916.2
申请日:2007-12-07
Applicant: 株式会社东芝
CPC classification number: H01L21/84 , H01L27/1203 , H01L27/1207 , H01L29/045 , H01L29/1054 , H01L29/42392 , H01L29/7842 , H01L29/785 , H01L29/78684
Abstract: 半导体器件包括绝缘层(2),以及被形成于绝缘层(2)上的,具有n沟道的n沟道MIS晶体管和具有p沟道的pMIS晶体管,其中n沟道MIS晶体管的n沟道是由具有沟道长度方向上单轴拉伸应变的Si层(10)形成,p沟道MIS晶体管的p沟道是由具有沟道长度方向上单轴压缩应变的SiGe或Ge层(20)形成,并且n沟道MIS晶体管和p沟道MIS晶体管中每一个的沟道长度方向都为 方向。
-
公开(公告)号:CN100463192C
公开(公告)日:2009-02-18
申请号:CN200610087750.2
申请日:2006-05-30
Applicant: 株式会社东芝
CPC classification number: H01L29/785 , H01L21/84 , H01L29/78687
Abstract: 一种半导体器件包括形成在绝缘层(12)上的半导体层上的n沟道MIS晶体管和p沟道MIS晶体管,其中,n沟道MIS晶体管的沟道由具有双轴拉应变的应变硅层(22)构成,而p沟道MIS晶体管的沟道由沿沟道长度方向具有单轴压应变的应变硅锗层(31)构成。
-
公开(公告)号:CN101202288A
公开(公告)日:2008-06-18
申请号:CN200710198916.2
申请日:2007-12-07
Applicant: 株式会社东芝
CPC classification number: H01L21/84 , H01L27/1203 , H01L27/1207 , H01L29/045 , H01L29/1054 , H01L29/42392 , H01L29/7842 , H01L29/785 , H01L29/78684
Abstract: 半导体器件包括绝缘层(2),以及被形成于绝缘层(2)上的,具有n沟道的n沟道MIS晶体管和具有p沟道的pMIS晶体管,其中n沟道MIS晶体管的n沟道是由具有沟道长度方向上单轴拉伸应变的Si层(10)形成,p沟道MIS晶体管的p沟道是由具有沟道长度方向上单轴压缩应变的SiGe或Ge层(20)形成,并且n沟道MIS晶体管和p沟道MIS晶体管中每一个的沟道长度方向都为 方向。
-
公开(公告)号:CN1873990A
公开(公告)日:2006-12-06
申请号:CN200610087750.2
申请日:2006-05-30
Applicant: 株式会社东芝
CPC classification number: H01L29/785 , H01L21/84 , H01L29/78687
Abstract: 一种半导体器件包括形成在绝缘层(12)上的半导体层上的n沟道MIS晶体管和p沟道MIS晶体管,其中,n沟道MIS晶体管的沟道由具有双轴拉应变的应变硅层(22)构成,而p沟道MIS晶体管的沟道由沿沟道长度方向具有单轴压应变的应变硅锗层(31)构成。
-
公开(公告)号:CN1323056A
公开(公告)日:2001-11-21
申请号:CN00133856.0
申请日:2000-08-31
Applicant: 株式会社东芝
IPC: H01L21/00
CPC classification number: H01L27/10805 , B82Y20/00 , G02B6/122 , G02B6/1225 , G02B2006/12097 , H01L21/3247 , H01L21/7624 , H01L21/76283 , H01L21/76289 , H01L21/764 , H01L21/84 , H01L27/10894 , H01L27/10897 , H01L27/12 , H01L27/1203 , H01L29/0657 , H01L29/7842 , H01L29/78603 , H01L29/78639
Abstract: 在半导体衬底表面二维排列形成多个沟槽后,对半导体衬底实施热处理,将上述多个沟槽变为一个平板状空洞。
-
-
-
-
-
-
-