公开(公告)号：CN101211969A

公开(公告)日：2008-07-02

申请号：CN200710193993.9

申请日：2007-11-29

Applicant: 富士通株式会社

Inventor： 多木俊裕

IPC: H01L29/772 ,  H01L29/778 ,  H01L29/423 ,  H01L21/335 ,  H01L21/28

CPC classification number: H01L29/7787 ,  H01L29/2003 ,  H01L29/66462

Abstract: 一种氮化物半导体器件及其制造方法，该氮化物半导体器件包括：衬底，能够在其上外延生长氮化物半导体层；半导体叠层，在衬底上形成并包括氮化物半导体的沟道层；源极和漏极，在半导体叠层上形成并与所述沟道层欧姆接触；绝缘层，在半导体叠层上形成具有开口、总厚度部分以及过渡部分，其开口位于栅极接触区上，总厚度部分在与开口相隔的区域中有着平坦表面和总厚度，过渡部分位于开口和总厚度部分之间，绝缘层面向开口的侧壁陡峭上升到总厚度的部分厚度；以及T形栅极，与半导体叠层在开口内接触，并且在绝缘膜上延伸到具有增加厚度的相对部分，该增加厚度比所述部分厚度更厚。本发明的半导体器件反方向漏电流最小，且难以发生介电击穿。

公开(公告)号：CN103201841B

公开(公告)日：2016-06-22

申请号：CN201080069927.0

申请日：2010-11-05

Applicant: 富士通株式会社

Inventor： 多木俊裕 ,  西森理人 ,  今田忠纮

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/7827 ,  H01L29/0653 ,  H01L29/0657 ,  H01L29/0886 ,  H01L29/2003 ,  H01L29/267 ,  H01L29/402 ,  H01L29/407 ,  H01L29/41741 ,  H01L29/66666 ,  H01L29/66734 ,  H01L29/7813 ,  H01L29/7831

Abstract: 本发明提供一种半导体器件，其特征在于，具有：第一导电型的第一半导体层，形成于具有导电性的半导体衬底的一侧面上；第二导电型的第二半导体层，形成于上述第一半导体层上；第一导电型的第三半导体层，形成于上述第二半导体层上；开口部，除去上述第三半导体层、上述第二半导体层及上述第一半导体层的一部分而形成；栅极绝缘膜，覆盖上述开口部的内壁；栅电极，隔着上述栅极绝缘膜形成于上述开口部内；源电极，形成于上述第三半导体层的表面；漏电极，与半导体衬底的另一侧面的对应于上述栅电极的部分相连接；第四电极，形成于半导体衬底的另一侧面上的与上述源电极相对应的部分。由此，能够在绝缘耐压高、芯片尺寸小的半导体器件中减少漏电流。

公开(公告)号：CN102651395B

公开(公告)日：2015-07-08

申请号：CN201210046433.1

申请日：2012-02-24

Applicant: 富士通株式会社

Inventor： 多木俊裕

IPC: H01L29/778 ,  H01L21/335

CPC classification number: H01L29/7787 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/42316 ,  H01L29/475 ,  H01L29/66462 ,  H01L2224/0603 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/48472 ,  H01L2224/4903 ,  H02M3/33507 ,  H03F1/3241 ,  H03F3/19 ,  H03F3/245 ,  H03F2200/451 ,  H01L2924/00

Abstract: 本发明提供一种半导体装置以及用于制造半导体装置的方法，所述半导体装置包括：衬底、形成在衬底上方并且包含氮化物半导体的半导体层、形成在半导体层上方并且包含金的电极、形成在电极上方的阻挡膜以及形成在半导体层上方并且包含氧化硅膜、氮化硅膜以及氮氧化硅膜中的保护膜。保护膜形成在阻挡膜上。阻挡膜包含金属氧化物材料、金属氮化物膜或金属氧氮化物膜。

公开(公告)号：CN104112672A

公开(公告)日：2014-10-22

申请号：CN201410132262.3

申请日：2014-04-02

Applicant: 富士通株式会社

Inventor： 尾崎史朗 ,  冈本直哉 ,  牧山刚三 ,  多木俊裕

IPC: H01L21/441 ,  H01L29/778

CPC classification number: H01L29/66462 ,  H01L21/283 ,  H01L21/764 ,  H01L21/7682 ,  H01L21/76825 ,  H01L21/76826 ,  H01L21/76879 ,  H01L23/315 ,  H01L23/5222 ,  H01L23/53295 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/408 ,  H01L29/7786 ,  H01L29/7787 ,  H01L29/78 ,  H01L2924/0002 ,  H02M5/458 ,  H03F3/19 ,  H01L2924/00

Abstract: 一种半导体设备，包括：第一电极；第二电极；由多孔绝缘材料制成并且形成在第一电极和第二电极之上的层间绝缘膜；以及分别电连接到第一电极和第二电极的连接部，其中在层间绝缘膜与第一电极的表面、第二电极的表面以及连接部的部分表面之间形成空腔。

公开(公告)号：CN103700700A

公开(公告)日：2014-04-02

申请号：CN201310435417.6

申请日：2013-09-23

Applicant: 富士通株式会社 ,  富士通半导体股份有限公司

Inventor： 多木俊裕 ,  佐藤勇一

IPC: H01L29/778 ,  H01L21/335 ,  H02M5/458 ,  H03F3/189

CPC classification number: H01L29/778 ,  H01L21/28 ,  H01L29/2003 ,  H01L29/42316 ,  H01L29/66462 ,  H01L29/7787

Abstract: 本发明提供化合物半导体器件及其制造方法。化合物半导体器件包括：化合物半导体堆叠结构；在化合物半导体堆叠结构上方彼此分离地形成的源电极和漏电极；在化合物半导体堆叠结构上方形成在源电极和漏电极之间的栅电极；以及钝化膜，该钝化膜形成在化合物半导体堆叠结构上方，并且由包含Al的绝缘材料制成，其中钝化膜与源电极和漏电极下方的化合物半导体堆叠结构处于非接触状态。

公开(公告)号：CN103367422A

公开(公告)日：2013-10-23

申请号：CN201310073197.7

申请日：2013-03-07

Applicant: 富士通株式会社

Inventor： 多木俊裕

IPC: H01L29/778 ,  H01L29/06 ,  H01L21/335

CPC classification number: H01L29/778 ,  H01L21/02365 ,  H01L21/0254 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/0262 ,  H01L29/1029 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7787 ,  H01L2224/0603 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/48472 ,  H01L2924/00

Abstract: 本发明涉及化合物半导体器件及其制造方法。所述化合物半导体器件包括：其中产生有二维电子气的化合物半导体复合结构；以及形成于化合物半导体复合结构上的电极，其中化合物半导体复合结构包括在产生二维电子气的部分下方的p型半导体层，并且p型半导体层包括比p型半导体层的其它部分包含有更大量的离子化受主的部分，所述部分位于电极下方。

公开(公告)号：CN103229283A

公开(公告)日：2013-07-31

申请号：CN201080070366.6

申请日：2010-11-26

Applicant: 富士通株式会社

Inventor： 中村哲一 ,  尾崎史朗 ,  武田正行 ,  宫岛豊生 ,  多木俊裕 ,  金村雅仁 ,  今西健治 ,  吉川俊英 ,  渡部庆二

IPC: H01L21/338 ,  H01L21/316 ,  H01L21/318 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

CPC classification number: H01L21/28264 ,  H01L23/3171 ,  H01L29/2003 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/517 ,  H01L29/66462 ,  H01L29/7787 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供一种半导体装置，其特征在于，具有：第一半导体层，形成在基板上，第二半导体层，形成在上述第一半导体层上，源电极以及漏电极，以与上述第一半导体层或者上述第二半导体层接触的方式形成，开口部，形成在上述第一半导体层上，绝缘膜，形成在上述第二半导体层的上方以及上述开口部的内部表面，栅电极，隔着上述绝缘膜形成在上述开口部内，保护膜，形成在上述绝缘膜上；上述保护膜包括将碳作为主要成分的非结晶膜。

公开(公告)号：CN103201841A

公开(公告)日：2013-07-10

申请号：CN201080069927.0

申请日：2010-11-05

Applicant: 富士通株式会社

Inventor： 多木俊裕 ,  西森理人 ,  今田忠纮

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/7827 ,  H01L29/0653 ,  H01L29/0657 ,  H01L29/0886 ,  H01L29/2003 ,  H01L29/267 ,  H01L29/402 ,  H01L29/407 ,  H01L29/41741 ,  H01L29/66666 ,  H01L29/66734 ,  H01L29/7813 ,  H01L29/7831

Abstract: 本发明提供一种半导体器件，其特征在于，具有：第一导电型的第一半导体层，形成于具有导电性的半导体衬底的一侧面上；第二导电型的第二半导体层，形成于上述第一半导体层上；第一导电型的第三半导体层，形成于上述第二半导体层上；开口部，除去上述第三半导体层、上述第二半导体层及上述第一半导体层的一部分而形成；栅极绝缘膜，覆盖上述开口部的内壁；栅电极，隔着上述栅极绝缘膜形成于上述开口部内；源电极，形成于上述第三半导体层的表面；漏电极，与半导体衬底的另一侧面的对应于上述栅电极的部分相连接；第四电极，形成于半导体衬底的另一侧面上的与上述源电极相对应的部分。由此，能够在绝缘耐压高、芯片尺寸小的半导体器件中减少漏电流。

公开(公告)号：CN102169894B

公开(公告)日：2013-04-24

申请号：CN201110055876.2

申请日：2006-09-20

Applicant: 富士通株式会社

Inventor： 多木俊裕 ,  冈本直哉

IPC: H01L29/778 ,  H01L29/20 ,  H01L21/335

Abstract: 一种化合物半导体装置，其具有：基板；半导体层叠结构，其包括形成在所述基板上方的由氮化物半导体构成的载流子传输层；形成于所述半导体层叠结构上方的栅电极、源电极和漏电极；绝缘膜，其位于所述半导体层叠结构上方，且形成在栅电极与源电极之间、以及栅电极与漏电极之间；所述绝缘膜中的、形成在栅电极与源电极之间、以及栅电极与漏电极之间的开口；以及填入所述开口的氧化铝膜。

公开(公告)号：CN103035683A

公开(公告)日：2013-04-10

申请号：CN201210320857.2

申请日：2012-08-31

Applicant: 富士通株式会社

Inventor： 多木俊裕 ,  冈本直哉 ,  美浓浦优一 ,  牧山刚三 ,  尾崎史朗

IPC: H01L29/423 ,  H01L29/778 ,  H01L21/28 ,  H01L21/335

CPC classification number: H01L29/7787 ,  H01L29/2003 ,  H01L29/66462

Abstract: 本发明涉及化合物半导体器件及其制造方法。一种HEMT(高电子迁移率晶体管)具有：化合物半导体层、具有开口并且覆盖化合物半导体层的上侧的保护膜以及填充开口并且具有骑在化合物半导体层上的形状的栅电极，其中保护膜具有不含氧的下绝缘膜与包含氧的上绝缘膜的堆叠结构，并且，开口包括形成在下绝缘膜中的第一开口和形成在上绝缘膜中且比第一开口宽的第二开口，第一开口与第二开口彼此连通。