公开(公告)号：CN104183638A

公开(公告)日：2014-12-03

申请号：CN201410222766.4

申请日：2014-05-23

Applicant: 富士通株式会社

Inventor： 金村雅仁

IPC: H01L29/778 ,  H01L29/06 ,  H01L29/08 ,  H01L21/335

CPC classification number: H01L29/66462 ,  H01L21/28264 ,  H01L29/2003 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/513 ,  H01L29/517 ,  H01L29/7786

Abstract: 公开了半导体装置和制造半导体装置的方法，该半导体装置包括：基板上的由氮化物半导体形成的第一半导体层；在第一半导体层上的由氮化物半导体形成的第二半导体层；形成在第二半导体层上的绝缘层；形成在第二半导体层上的源极电极和漏极电极；以及形成在绝缘层上的栅极电极。绝缘层由包括氧化物的材料形成，并且通过从第二半导体层侧开始按照第一绝缘层随后是第二绝缘层的放置顺序层叠第一绝缘层和第二绝缘层来形成，并且包括在第一绝缘层的每单位体积中的烃基的量小于包括在第二绝缘层的每单位体积中的烃基的量。

公开(公告)号：CN103229283A

公开(公告)日：2013-07-31

申请号：CN201080070366.6

申请日：2010-11-26

Applicant: 富士通株式会社

Inventor： 中村哲一 ,  尾崎史朗 ,  武田正行 ,  宫岛豊生 ,  多木俊裕 ,  金村雅仁 ,  今西健治 ,  吉川俊英 ,  渡部庆二

IPC: H01L21/338 ,  H01L21/316 ,  H01L21/318 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

CPC classification number: H01L21/28264 ,  H01L23/3171 ,  H01L29/2003 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/517 ,  H01L29/66462 ,  H01L29/7787 ,  H01L29/78 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 提供一种半导体装置，其特征在于，具有：第一半导体层，形成在基板上，第二半导体层，形成在上述第一半导体层上，源电极以及漏电极，以与上述第一半导体层或者上述第二半导体层接触的方式形成，开口部，形成在上述第一半导体层上，绝缘膜，形成在上述第二半导体层的上方以及上述开口部的内部表面，栅电极，隔着上述绝缘膜形成在上述开口部内，保护膜，形成在上述绝缘膜上；上述保护膜包括将碳作为主要成分的非结晶膜。

公开(公告)号：CN102543730A

公开(公告)日：2012-07-04

申请号：CN201110348386.1

申请日：2011-10-31

Applicant: 富士通株式会社

Inventor： 多木俊裕 ,  金村雅仁

IPC: H01L21/335 ,  H01L21/336

CPC classification number: H01L29/7786 ,  H01L29/2003 ,  H01L29/4236 ,  H01L29/66462 ,  H01L2224/0603 ,  H01L2224/48247 ,  H01L2224/48257 ,  H01L2224/48472 ,  H01L2224/4903

Abstract: 本发明公开一种半导体器件的制造方法。在半导体层的表面上形成抗蚀剂图案，在该半导体层中在基板上依序形成有第一层和第二层。通过去除所述抗蚀剂图案的开口区域中的一部分或整个第二层来形成栅凹。去除抗蚀剂图案。在去除抗蚀剂图案后，去除附着在栅凹的底面和侧面的干蚀刻残留物。在去除干蚀刻残留物后，在所述底面、所述侧面以及所述半导体层上形成绝缘膜。在所述栅凹所形成的区域上经由所述绝缘膜形成栅极。在所述半导体层上形成源极和漏极。

公开(公告)号：CN104183638B

公开(公告)日：2017-05-31

申请号：CN201410222766.4

申请日：2014-05-23

Applicant: 富士通株式会社

Inventor： 金村雅仁

IPC: H01L29/778 ,  H01L29/06 ,  H01L29/08 ,  H01L21/335

CPC classification number: H01L29/66462 ,  H01L21/28264 ,  H01L29/2003 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/513 ,  H01L29/517 ,  H01L29/7786

Abstract: 公开了半导体装置和制造半导体装置的方法，该半导体装置包括：基板上的由氮化物半导体形成的第一半导体层；在第一半导体层上的由氮化物半导体形成的第二半导体层；形成在第二半导体层上的绝缘层；形成在第二半导体层上的源极电极和漏极电极；以及形成在绝缘层上的栅极电极。绝缘层由包括氧化物的材料形成，并且通过从第二半导体层侧开始按照第一绝缘层随后是第二绝缘层的放置顺序层叠第一绝缘层和第二绝缘层来形成，并且包括在第一绝缘层的每单位体积中的‑OH基的量小于包括在第二绝缘层的每单位体积中的‑OH基的量。

公开(公告)号：CN102569377A

公开(公告)日：2012-07-11

申请号：CN201110402797.4

申请日：2011-12-02

Applicant: 富士通株式会社

Inventor： 金村雅仁 ,  吉川俊英 ,  今西健治

IPC: H01L29/778 ,  H01L29/51 ,  H01L21/335

CPC classification number: H01L29/7787 ,  H01L29/41766 ,  H01L29/42376 ,  H01L29/47 ,  H01L29/513 ,  H01L29/66462

Abstract: 本发明公开一种化合物半导体器件及其制造方法，该化合物半导体器件包括：化合物半导体层；第一膜，形成在化合物半导体层的上方，第一膜在与化合物半导体层的界面处处于带负电状态或非带电状态；第二膜，形成在第一膜的上方，第二膜在与第一膜的界面处处于带正电状态；以及栅极，被嵌入在第二膜中形成的开口中。

公开(公告)号：CN102487081A

公开(公告)日：2012-06-06

申请号：CN201110402775.8

申请日：2011-12-02

Applicant: 富士通株式会社

Inventor： 宫岛豊生 ,  吉川俊英 ,  今西健治 ,  多木俊裕 ,  金村雅仁

IPC: H01L29/778 ,  H01L21/335

CPC classification number: H01L29/66462 ,  H01L29/2003 ,  H01L29/4236 ,  H01L29/7787

Abstract: 一种化合物半导体器件及制造方法，该半导体器件包括：电子传输层，形成在衬底上方；电子供应层，形成在电子传输层上方；及覆盖层，形成在电子供应层上方。该覆盖层包括：包含GaN的第一化合物半导体层；包含AlN的第二化合物半导体层，其形成在第一化合物半导体层上方；包含GaN的第三化合物半导体层，其形成在第二化合物半导体层上方；及第一包含AlGaN层和第二包含AlGaN层中的至少一个，第一包含AlGaN层形成在第一化合物半导体层和第二化合物半导体层之间且其中Al含量朝第二化合物半导体层增大，第二包含AlGaN层形成在第二化合物半导体层和第三化合物半导体层之间且其中Al含量朝第二化合物半导体层增大。本发明可抑制栅极漏电流和耐压降低、及/或可抑制电流崩塌。

公开(公告)号：CN102487079B

公开(公告)日：2014-10-29

申请号：CN201110342603.6

申请日：2011-10-28

Applicant: 富士通株式会社

Inventor： 尾崎史朗 ,  中村哲一 ,  多木俊裕 ,  金村雅仁

IPC: H01L29/778 ,  H01L21/335 ,  H02M5/10 ,  H03F3/189

CPC classification number: H01L29/7788 ,  H01L21/02057 ,  H01L21/283 ,  H01L21/306 ,  H01L21/30621 ,  H01L29/2003 ,  H01L29/42316 ,  H01L29/4236 ,  H01L29/66462 ,  H01L29/7787 ,  H03F1/3247

Abstract: 本发明涉及一种化合物半导体器件及其制造方法，该方法在包括电极沟槽的内壁表面的化合物半导体层的表面上，去除由于为了形成电极沟槽所进行的干蚀刻而产生的蚀刻残留物和变质物，并且用氟来终止化合物半导体。经由栅绝缘膜将栅极金属埋置在电极沟槽中，或者将栅极金属直接地埋置在电极沟槽中，从而形成栅极。本发明的化合物半导体器件能够提供高的晶体管特性：其化合物半导体层的表面上的悬空键被大大减少，由此阈值电压经历较小的变化并较稳定。

公开(公告)号：CN103367423A

公开(公告)日：2013-10-23

申请号：CN201310096622.4

申请日：2013-03-25

Applicant: 富士通株式会社

Inventor： 金村雅仁

IPC: H01L29/778 ,  H01L29/06 ,  H01L21/335

CPC classification number: H01L29/205 ,  H01L21/022 ,  H01L21/02321 ,  H01L21/02521 ,  H01L29/2003 ,  H01L29/207 ,  H01L29/36 ,  H01L29/66462 ,  H01L29/778 ,  H01L29/7787

Abstract: 本发明涉及半导体器件和用于制造半导体器件的方法。所述半导体器件包括：形成在衬底之上的第一半导体层；形成在第一半导体层之上的第二半导体层；绝缘膜，其包括形成在第二半导体层之上的第一绝缘膜及依次形成在第一绝缘膜之上的第二绝缘膜和第三绝缘膜；以及形成在绝缘膜之上的电极，其中，在第一绝缘膜中，在设置有电极的区域的下方形成有包含卤素离子的区域，以及第三绝缘膜包含卤素。

公开(公告)号：CN102034859A

公开(公告)日：2011-04-27

申请号：CN201010501758.5

申请日：2010-09-30

Applicant: 富士通株式会社

Inventor： 金村雅仁 ,  吉川俊英

IPC: H01L29/772 ,  H01L29/06 ,  H01L21/335

CPC classification number: H01L29/778 ,  H01L29/2003 ,  H01L29/66462 ,  H01L29/7787

Abstract: 本发明涉及具有由氮化物半导体的化合物半导体组成的通道层和电子供体层的化合物半导体装置及其制造方法。在通道层和电子供体层之间形成由i-AlN组成的中间过渡层，当使用中间过渡层作为蚀刻阻挡件时，在电子供体层稍后将形成栅极的位置处形成第一开口，通过使用热磷酸溶液的湿法蚀刻，在中间过渡层形成第二开口，以便与第一开口位置对齐，并形成栅极，使得栅极的下部填充第一开口和第二开口，同时栅极绝缘膜置于第一开口、第二开口与栅极之间，并使得栅极的头部伸出盖结构之上。

公开(公告)号：CN102456730B

公开(公告)日：2016-02-03

申请号：CN201110326799.X

申请日：2011-10-19

Applicant: 富士通株式会社

Inventor： 尾崎史朗 ,  金村雅仁 ,  中村哲一 ,  宫岛丰生 ,  武田正行 ,  渡部庆二 ,  吉川俊英 ,  今西健治 ,  多木俊裕 ,  今田忠纮

IPC: H01L29/772 ,  H01L21/335

CPC classification number: H01L29/517 ,  H01L21/0228 ,  H01L23/291 ,  H01L29/2003 ,  H01L29/41766 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/518 ,  H01L29/66462 ,  H01L29/7786 ,  H01L29/7787 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体器件及其制造方法，该半导体器件包括：第一半导体层，形成在衬底上；第二半导体层，形成在所述第一半导体层上；源电极和漏电极，形成在所述第二半导体层上；绝缘膜，形成在所述第二半导体层上；栅电极，形成在所述绝缘膜上；以及保护膜，覆盖所述绝缘膜，所述保护膜是通过热CVD、热ALD或真空气相沉积形成的。利用本发明，在于栅电极与半导体层之间插入了绝缘膜、并且覆盖有绝缘保护膜的半导体器件中，能够维持足够程度的绝缘强度。