公开(公告)号：CN104377239B

公开(公告)日：2018-06-19

申请号：CN201410373778.7

申请日：2014-07-31

Applicant: 富士通株式会社

Inventor： 西森理人 ,  吉川俊英

IPC: H01L29/778 ,  H01L29/205 ,  H01L21/335

CPC classification number: H01L29/7787 ,  H01L21/2654 ,  H01L21/3245 ,  H01L29/0843 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/41766 ,  H01L29/432 ,  H01L29/517 ,  H01L29/66462 ,  H01L29/778 ,  H01L29/7786

Abstract: 本发明公开了一种半导体器件及其制造方法，该半导体器件包括：构造成形成在衬底上的电子渡越层；构造成形成在电子渡越层上的电子供给层；构造成形成在电子供给层上的上表面层；构造成形成在电子供给层或上表面层上的栅电极；构造成形成在上表面层上的源电极和漏电极；以及构造成在形成源电极和漏电极的区域正下方的上表面层和电子供给层中形成的第一导电类型区域。电子供给层由包含In的氮化物半导体形成。上表面层由包括氮化物的材料形成，所述氮化物是选自B、Al和Ga中的一种或更多种元素的氮化物。

公开(公告)号：CN102916045B

公开(公告)日：2016-03-23

申请号：CN201210267242.8

申请日：2012-07-30

Applicant: 富士通株式会社

Inventor： 西森理人 ,  吉川俊英

IPC: H01L29/778 ,  H01L21/335

CPC classification number: H01L29/1075 ,  H01L29/2003 ,  H01L29/42316 ,  H01L29/7787

Abstract: 本发明提供了一种半导体器件和用于制造半导体器件的方法，其中该半导体器件包括：缓冲层，布置在基板之上；高电阻层，布置在缓冲层之上，该高电阻层掺杂有用于实现高电阻的过渡金属；低电阻区域，布置在高电阻层的一部分中或在高电阻层之上，该低电阻区域掺杂有用于实现低电阻的杂质元素；电子行进层，布置在包括低电阻区域的高电阻层之上；电子供给层，布置在电子行进层之上；栅电极，布置在电子供给层上；以及源电极和漏电极，布置在电子供给层上。

公开(公告)号：CN103201841B

公开(公告)日：2016-06-22

申请号：CN201080069927.0

申请日：2010-11-05

Applicant: 富士通株式会社

Inventor： 多木俊裕 ,  西森理人 ,  今田忠纮

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/7827 ,  H01L29/0653 ,  H01L29/0657 ,  H01L29/0886 ,  H01L29/2003 ,  H01L29/267 ,  H01L29/402 ,  H01L29/407 ,  H01L29/41741 ,  H01L29/66666 ,  H01L29/66734 ,  H01L29/7813 ,  H01L29/7831

Abstract: 本发明提供一种半导体器件，其特征在于，具有：第一导电型的第一半导体层，形成于具有导电性的半导体衬底的一侧面上；第二导电型的第二半导体层，形成于上述第一半导体层上；第一导电型的第三半导体层，形成于上述第二半导体层上；开口部，除去上述第三半导体层、上述第二半导体层及上述第一半导体层的一部分而形成；栅极绝缘膜，覆盖上述开口部的内壁；栅电极，隔着上述栅极绝缘膜形成于上述开口部内；源电极，形成于上述第三半导体层的表面；漏电极，与半导体衬底的另一侧面的对应于上述栅电极的部分相连接；第四电极，形成于半导体衬底的另一侧面上的与上述源电极相对应的部分。由此，能够在绝缘耐压高、芯片尺寸小的半导体器件中减少漏电流。

公开(公告)号：CN104377239A

公开(公告)日：2015-02-25

申请号：CN201410373778.7

申请日：2014-07-31

Applicant: 富士通株式会社

Inventor： 西森理人 ,  吉川俊英

IPC: H01L29/778 ,  H01L29/205 ,  H01L21/335

CPC classification number: H01L29/7787 ,  H01L21/2654 ,  H01L21/3245 ,  H01L29/0843 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/41766 ,  H01L29/432 ,  H01L29/517 ,  H01L29/66462 ,  H01L29/778 ,  H01L29/7786

Abstract: 本发明公开了一种半导体器件及其制造方法，该半导体器件包括：构造成形成在衬底上的电子渡越层；构造成形成在电子渡越层上的电子供给层；构造成形成在电子供给层上的上表面层；构造成形成在电子供给层或上表面层上的栅电极；构造成形成在上表面层上的源电极和漏电极；以及构造成在形成源电极和漏电极的区域正下方的上表面层和电子供给层中形成的第一导电类型区域。电子供给层由包含In的氮化物半导体形成。上表面层由包括氮化物的材料形成，所述氮化物是选自B、Al和Ga中的一种或更多种元素的氮化物。

公开(公告)号：CN103201841A

公开(公告)日：2013-07-10

申请号：CN201080069927.0

申请日：2010-11-05

Applicant: 富士通株式会社

Inventor： 多木俊裕 ,  西森理人 ,  今田忠纮

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/7827 ,  H01L29/0653 ,  H01L29/0657 ,  H01L29/0886 ,  H01L29/2003 ,  H01L29/267 ,  H01L29/402 ,  H01L29/407 ,  H01L29/41741 ,  H01L29/66666 ,  H01L29/66734 ,  H01L29/7813 ,  H01L29/7831

Abstract: 本发明提供一种半导体器件，其特征在于，具有：第一导电型的第一半导体层，形成于具有导电性的半导体衬底的一侧面上；第二导电型的第二半导体层，形成于上述第一半导体层上；第一导电型的第三半导体层，形成于上述第二半导体层上；开口部，除去上述第三半导体层、上述第二半导体层及上述第一半导体层的一部分而形成；栅极绝缘膜，覆盖上述开口部的内壁；栅电极，隔着上述栅极绝缘膜形成于上述开口部内；源电极，形成于上述第三半导体层的表面；漏电极，与半导体衬底的另一侧面的对应于上述栅电极的部分相连接；第四电极，形成于半导体衬底的另一侧面上的与上述源电极相对应的部分。由此，能够在绝缘耐压高、芯片尺寸小的半导体器件中减少漏电流。

公开(公告)号：CN104638000B

公开(公告)日：2018-03-20

申请号：CN201410645228.6

申请日：2014-11-10

Applicant: 富士通株式会社

Inventor： 西森理人 ,  吉川俊英

IPC: H01L29/778 ,  H01L21/335

CPC classification number: H01L29/402 ,  H01L21/28264 ,  H01L29/1029 ,  H01L29/2003 ,  H01L29/41725 ,  H01L29/41758 ,  H01L29/41766 ,  H01L29/42316 ,  H01L29/66462 ,  H01L29/7786 ,  H01L29/7787

Abstract: 本申请涉及一种半导体器件及其制造方法。其中，一种半导体器件包括：形成在衬底上方的第一氮化物半导体层；形成在第一氮化物半导体层上方的第二氮化物半导体层；形成在第二氮化物半导体层和第一氮化物半导体层的一部分中的元件隔离区域；形成在第二半导体层和元件隔离区域上方的栅电极、源电极以及漏电极；以及以从漏电极的侧表面的上部突出的方式形成的漏极场板。

公开(公告)号：CN103367419A

公开(公告)日：2013-10-23

申请号：CN201210589857.2

申请日：2012-12-28

Applicant: 富士通株式会社

Inventor： 西森理人 ,  吉川俊英 ,  今田忠纮

IPC: H01L29/778 ,  H01L29/06 ,  H01L21/335

CPC classification number: H01L29/7783 ,  H01L29/1066 ,  H01L29/2003 ,  H01L29/42316 ,  H01L29/66431 ,  H01L29/66462 ,  H01L29/7787

Abstract: 本发明涉及化合物半导体器件及其制造方法。所述化合物半导体器件的一个实施方案包括：衬底；形成在衬底上的电子传输层；形成在电子传输层上的电子供给层；形成在电子供给层上的源电极和漏电极；形成在电子供给层上的在源电极和漏电极之间的栅电极；形成在电子供给层和栅电极之间的p型化合物半导体层；以及形成在电子供给层和p型化合物半导体层之间的包含n型杂质的化合物半导体层。

公开(公告)号：CN103094315A

公开(公告)日：2013-05-08

申请号：CN201210385127.0

申请日：2012-10-11

Applicant: 富士通株式会社

Inventor： 西森理人 ,  多木俊裕 ,  吉川俊英

IPC: H01L29/06 ,  H01L29/778 ,  H01L21/335 ,  H02M5/458 ,  H03F3/189

CPC classification number: H01L29/66462 ,  H01L29/0843 ,  H01L29/2003 ,  H01L29/7787 ,  H03F1/3247 ,  H03F3/189 ,  H03F3/245

Abstract: 本发明涉及化合物半导体器件及其制造方法以及电子电路。化合物半导体器件包括：其中形成有载流子的第一化合物半导体层；设置在第一化合物半导体层上方的供给载流子的第二化合物半导体层；以及设置在第二化合物半导体层上方的第三化合物半导体层，其中第三化合物半导体层包括载流子浓度高于第二化合物半导体层的载流子浓度的区域。

公开(公告)号：CN102916045A

公开(公告)日：2013-02-06

申请号：CN201210267242.8

申请日：2012-07-30

Applicant: 富士通株式会社

Inventor： 西森理人 ,  吉川俊英

IPC: H01L29/778 ,  H01L21/335

CPC classification number: H01L29/1075 ,  H01L29/2003 ,  H01L29/42316 ,  H01L29/7787

Abstract: 本发明提供了一种半导体器件和用于制造半导体器件的方法，其中该半导体器件包括：缓冲层，布置在基板之上；高电阻层，布置在缓冲层之上，该高电阻层掺杂有用于实现高电阻的过渡金属；低电阻区域，布置在高电阻层的一部分中或在高电阻层之上，该低电阻区域掺杂有用于实现低电阻的杂质元素；电子行进层，布置在包括低电阻区域的高电阻层之上；电子供给层，布置在电子行进层之上；栅电极，布置在电子供给层上；以及源电极和漏电极，布置在电子供给层上。

公开(公告)号：CN104638000A

公开(公告)日：2015-05-20

申请号：CN201410645228.6

申请日：2014-11-10

Applicant: 富士通株式会社

Inventor： 西森理人 ,  吉川俊英

IPC: H01L29/778 ,  H01L21/335

CPC classification number: H01L29/402 ,  H01L21/28264 ,  H01L29/1029 ,  H01L29/2003 ,  H01L29/41725 ,  H01L29/41758 ,  H01L29/41766 ,  H01L29/42316 ,  H01L29/66462 ,  H01L29/7786 ,  H01L29/7787

Abstract: 本申请涉及一种半导体器件及其制造方法。其中，一种半导体器件包括：形成在衬底上方的第一氮化物半导体层；形成在第一氮化物半导体层上方的第二氮化物半导体层；形成在第二氮化物半导体层和第一氮化物半导体层的一部分中的元件隔离区域；形成在第二半导体层和元件隔离区域上方的栅电极、源电极以及漏电极；以及以从漏电极的侧表面的上部突出的方式形成的漏极场板。