-
公开(公告)号:CN104183636B
公开(公告)日:2017-06-20
申请号:CN201410171412.1
申请日:2014-04-25
Applicant: 富士通株式会社
IPC: H01L29/778 , H01L29/423 , H01L29/06 , H01L21/335
CPC classification number: H01L29/7787 , H01L29/045 , H01L29/2003 , H01L29/205 , H01L29/41758 , H01L29/4236 , H01L29/42376 , H01L29/4238 , H01L29/66446 , H01L29/66462 , H01L29/66734 , H01L29/7786 , H01L29/7813
Abstract: 本发明涉及一种半导体器件,其包括:在衬底上由氮化物半导体形成的第一半导体层;在第一半导体层上由氮化物半导体形成的第二半导体层;在第二半导体层中或者在第二半导体层和第一半导体层中形成的栅极沟槽;在栅极沟槽处形成的栅电极;以及在第二半导体层上形成的源电极和漏电极。栅极沟槽具有形成为比栅极沟槽的底部的中部更浅的底部的端部。栅极沟槽的侧壁的一部分由包括a面的表面形成。底部的中部为c面。底部的端部形成从c面到a面的斜面。
-
公开(公告)号:CN103035703B
公开(公告)日:2015-09-16
申请号:CN201210270679.7
申请日:2012-07-31
Applicant: 富士通株式会社
IPC: H01L29/778 , H01L21/335
CPC classification number: H01L29/408 , H01L29/2003 , H01L29/66462 , H01L29/778 , H01L29/7786 , H01L29/7787 , H02M7/537
Abstract: 本发明涉及化合物半导体器件及其制造方法。一种HEMT包括:在SiC衬底上的化合物半导体层、具有开口并且覆盖化合物半导体层的氮化硅(SiN)保护膜、以及形成于化合物半导体层上以填塞开口的栅电极。在保护膜中,在下层部分6a处形成有从开口的侧表面突出的突出部分。
-
公开(公告)号:CN102668092B
公开(公告)日:2015-03-25
申请号:CN200980163021.2
申请日:2009-12-21
Applicant: 富士通株式会社
IPC: H01L29/78 , H01L21/336 , H01L29/12
CPC classification number: H01L29/7802 , H01L29/0653 , H01L29/0878 , H01L29/2003 , H01L29/267 , H01L29/66712
Abstract: 设置有:第一导电型的第一氮化物半导体层(1);在第一氮化物半导体层(1)上形成产与第一氮化物半导体层(1)相接的第一导电型的第二氮化物半导体层(5);与第二氮化物半导体层(5)相接的第二导电型的第三氮化物半导体层(4);与第三氮化物半导体层(4)相接的第一导电型的第四氮化物半导体层(3);使第一氮化物半导体层(1)和第四氮化物半导体层(3)绝缘分离的绝缘膜(2)。俯视时,源电极(8)位于绝缘膜(2)的外缘的内侧。
-
公开(公告)号:CN102047411B
公开(公告)日:2015-08-05
申请号:CN200880129496.5
申请日:2008-06-17
Applicant: 富士通株式会社
IPC: H01L21/768 , H01L21/316 , H01L23/522
CPC classification number: H01L23/53238 , H01L21/02126 , H01L21/02203 , H01L21/02282 , H01L21/3105 , H01L21/31695 , H01L21/76807 , H01L21/76825 , H01L21/76826 , H01L21/76829 , H01L21/76831 , H01L23/485 , H01L23/53295 , H01L2924/0002 , H01L2924/00
Abstract: 本发明半导体装置的制造方法,包括:在基板(10)上形成由硅化合物类绝缘材料构成的绝缘膜(38、40、42)上的工序;在绝缘膜(38、40、42)上形成开口部(48)的工序;通过在含有烃类气体的环境中照射活性能量线,在开口部(48)的内面形成由结晶性SiC构成的阻挡层(50)的工序;以及在形成有阻挡层(50)的开口部(48)内,形成由铜构成的布线结构体(52)的工序。
-
公开(公告)号:CN103168362A
公开(公告)日:2013-06-19
申请号:CN201080069639.5
申请日:2010-10-20
Applicant: 富士通株式会社
IPC: H01L29/47 , H01L21/338 , H01L21/8232 , H01L27/06 , H01L29/778 , H01L29/812 , H01L29/872
CPC classification number: H01L29/2003 , H01L21/0254 , H01L21/8252 , H01L27/0605 , H01L29/0615 , H01L29/205 , H01L29/475 , H01L29/66212 , H01L29/7787 , H01L29/872 , H01L2224/32245 , H01L2224/48247 , H01L2224/48472 , H01L2224/73265 , H01L2924/00
Abstract: 本发明的半导体装置设有:GaN层(2)、与GaN层(2)的Ga面形成肖特基接合的阳极电极(4)以及位于阳极电极(4)的至少一部分与GaN层(2)之间的InGaN层(3)。
-
公开(公告)号:CN103035683A
公开(公告)日:2013-04-10
申请号:CN201210320857.2
申请日:2012-08-31
Applicant: 富士通株式会社
IPC: H01L29/423 , H01L29/778 , H01L21/28 , H01L21/335
CPC classification number: H01L29/7787 , H01L29/2003 , H01L29/66462
Abstract: 本发明涉及化合物半导体器件及其制造方法。一种HEMT(高电子迁移率晶体管)具有:化合物半导体层、具有开口并且覆盖化合物半导体层的上侧的保护膜以及填充开口并且具有骑在化合物半导体层上的形状的栅电极,其中保护膜具有不含氧的下绝缘膜与包含氧的上绝缘膜的堆叠结构,并且,开口包括形成在下绝缘膜中的第一开口和形成在上绝缘膜中且比第一开口宽的第二开口,第一开口与第二开口彼此连通。
-
公开(公告)号:CN103035522A
公开(公告)日:2013-04-10
申请号:CN201210270691.8
申请日:2012-07-31
Applicant: 富士通株式会社
IPC: H01L21/335 , H01L29/778
CPC classification number: H01L29/66462 , H01L29/2003 , H01L29/205 , H01L29/207 , H01L29/66212 , H01L29/7787 , H01L29/872 , H02M1/4225 , H02M3/33569 , H02M2001/007 , Y02B70/126
Abstract: 在化合物半导体层叠结构上形成钝化膜,通过干蚀刻来使钝化膜的电极形成预定位置变薄,通过湿蚀刻来穿透钝化膜的变薄部分以形成开口,并且在钝化膜上形成栅电极,使得电极材料嵌入该开口。
-
公开(公告)号:CN102651385A
公开(公告)日:2012-08-29
申请号:CN201110451784.6
申请日:2011-12-29
Applicant: 富士通株式会社
IPC: H01L29/36 , H01L29/778 , H01L21/265 , H01L21/335
CPC classification number: H01L29/7787 , H01L21/2654 , H01L29/0603 , H01L29/1075 , H01L29/2003 , H01L29/42356 , H01L29/42376 , H01L29/452 , H01L29/66462
Abstract: 将选自例如Fe、C、B、Ti、Cr中的至少一种杂质从化合物半导体叠层结构的背面引入化合物半导体叠层结构的至少一个缓冲层中,以使缓冲层的电阻值变高。
-
公开(公告)号:CN102386222A
公开(公告)日:2012-03-21
申请号:CN201110251335.7
申请日:2011-08-16
Applicant: 富士通株式会社
Inventor: 美浓浦优一
IPC: H01L29/778 , H01L29/06 , H01L21/335
CPC classification number: H01L29/66462 , H01L21/743 , H01L29/0623 , H01L29/0661 , H01L29/2003 , H01L29/207 , H01L29/41741 , H01L29/7787
Abstract: 一种化合物半导体器件、其制造方法、电源器件和高频放大器,该化合物半导体器件包括:衬底,具有在该衬底的背侧形成的开口;化合物半导体层,布置在所述衬底的表面之上;位于所述化合物半导体层中的局部p型区域,被部分地暴露在所述衬底开口的底部;以及由导电材料制成的背部电极,被布置在所述衬底开口中以连接至所述局部p型区域。本发明的HEMT结构防止由于电容增大而造成的高频性能的下降,防止漏极电极和漏极线与背部电极之间的击穿,并允许通过碰撞电离而生成的空穴在没有增加芯片面积的情况下容易地、可靠地被提取并被排出。本发明的HEMT可表现出高耐受电压和高可靠性。
-
公开(公告)号:CN105977209B
公开(公告)日:2019-03-19
申请号:CN201610509548.8
申请日:2010-10-20
Applicant: 富士通株式会社
IPC: H01L21/8252 , H01L27/06 , H01L29/06 , H01L29/20 , H01L29/205 , H01L21/329 , H01L29/872 , H01L29/47 , H01L29/778
Abstract: 本发明的半导体装置设有:GaN层(2)、与GaN层(2)的Ga面形成肖特基接合的阳极电极(4)以及位于阳极电极(4)的至少一部分与GaN层(2)之间的InGaN层(3)。
-
-
-
-
-
-
-
-
-