-
公开(公告)号：CN103050515A
公开(公告)日：2013-04-17
申请号：CN201210385506.X
申请日：2012-10-12
Applicant: 国际商业机器公司
IPC: H01L29/423 , H01L29/78 , H01L21/28 , H01L21/336
CPC classification number: H01L29/66803 , H01L29/785
Abstract: 本发明提供一种晶体管，例如，FinFET，该晶体管包括设置在基板之上的栅极结构。栅极结构具有宽度以及限定栅极结构的两个相对侧壁的长度和高度。晶体管还包括:至少一个导电沟道，设在源极区域和漏极区域之间且通过栅极结构的侧壁；电介质层，设置在栅极结构之上以及导电沟道的在栅极结构外侧的部分之上；以及气隙，设在电介质层下。气隙设置为相邻于栅极结构的侧壁且用于减小晶体管的寄生电容。本发明还公开了制造该晶体管的至少一种方法。
-
公开(公告)号：CN101930996B
公开(公告)日：2012-09-05
申请号：CN201010205178.1
申请日：2010-06-13
Applicant: 国际商业机器公司
IPC: H01L29/49 , H01L29/78 , H01L21/28 , H01L21/336
CPC classification number: H01L21/28088 , H01L29/4966 , H01L29/517 , H01L29/518 , H01L29/665 , H01L29/6659 , H01L29/7833
Abstract: 本发明涉及一种半导体结构及其形成方法。一种高k栅极电介质和金属栅极结构的叠层包括下金属层、清除金属层以及上金属层。该清除金属层满足以下两个标准：1)是其中反应Si+2/y MxOy→2x/y M+SiO2的吉布斯自由能变化为正性的金属(M)，2)是其用于形成氧化物的每氧原子吉布斯自由能与下金属层的材料和上金属层的材料相比负性更强的金属。当氧原子通过栅极电极而朝向高k栅极电介质扩散时，满足这些标准的清除金属层俘获这些氧原子。另外，清除金属层远程地减小位于高k电介质下方的氧化硅界面层的厚度。结果，减小了整个栅极电介质的等效氧化物厚度(EOT)，并且即使在CMOS集成期间的高温处理之后，场效应晶体管仍保持恒定的阈值电压。
-
公开(公告)号：CN101930996A
公开(公告)日：2010-12-29
申请号：CN201010205178.1
申请日：2010-06-13
Applicant: 国际商业机器公司
IPC: H01L29/49 , H01L29/78 , H01L21/28 , H01L21/336
CPC classification number: H01L21/28088 , H01L29/4966 , H01L29/517 , H01L29/518 , H01L29/665 , H01L29/6659 , H01L29/7833
Abstract: 本发明涉及一种半导体结构及其形成方法。一种高k栅极电介质和金属栅极结构的叠层包括下金属层、清除金属层以及上金属层。该清除金属层满足以下两个标准：1)是其中反应Si+2/y MxOy→2x/y M+SiO2的吉布斯自由能变化为正性的金属(M)，2)是其用于形成氧化物的每氧原子吉布斯自由能与下金属层的材料和上金属层的材料相比负性更强的金属。当氧原子通过栅极电极而朝向高k栅极电介质扩散时，满足这些标准的清除金属层俘获这些氧原子。另外，清除金属层远程地减小位于高k电介质下方的氧化硅界面层的厚度。结果，减小了整个栅极电介质的等效氧化物厚度(EOT)，并且即使在CMOS集成期间的高温处理之后，场效应晶体管仍保持恒定的阈值电压。
-
公开(公告)号：CN119896063A
公开(公告)日：2025-04-25
申请号：CN202380065365.X
申请日：2023-04-28
Applicant: 国际商业机器公司
Abstract: 为了限制跨电阻随机存取存储器(RRAM)单元的电阻可变性，本公开包括RRAM单元，其中所述RRAM单元内的电阻扩展层在所述RRAM单元的顶部电极与底部电极之间。电阻扩展层与RRAM单元的细丝形成层串联，且与RRAM单元的细丝形成层没有阻抗。电阻扩展层可以位于细丝形成层之下，或者电阻扩展层可以位于细丝形成层之上。电阻扩展层可以进一步与底部电极或顶部电极串联并且不具有阻抗。
-
公开(公告)号：CN116601708A
公开(公告)日：2023-08-15
申请号：CN202180083291.3
申请日：2021-11-09
Applicant: 国际商业机器公司
IPC: G11C11/22
Abstract: 一种器件包括非易失性模拟电阻式存储器基元。非易失性模拟电阻式存储器器件包括电阻式存储器器件和选择晶体管。电阻式存储器器件包括第一端子和第二端子。电阻式存储器器件具有可调节电导。选择晶体管是包括栅极端子、源极端子和漏极端子的铁电场效应晶体管(FeFET)器件。FeFET器件的栅极端子连接到字线。FeFET器件的源极端子连接到源极线。FeFET器件的漏极端子连接到电阻式存储器器件的第一端子。电阻式存储器器件的第二端子连接到位线。
-
Patent Agency Ranking
公开(公告)号：CN116569321A
公开(公告)日：2023-08-08
申请号：CN202180080239.2
申请日：2021-12-03
Applicant: 国际商业机器公司
IPC: H01L21/8238
Abstract: 提供了一种负电容场效应晶体管(NCFET)器件(100)。该NCFET器件包括衬底(102)和形成在该衬底上的晶体管堆叠结构(PFET，NFET)。该纳米片堆叠结构包括PFET区域和NFET区域，该PFET区域包括pWF金属层堆叠(124)并且该NFET区域包括nWF金属层堆叠(126)。该NCFET器件还包括形成在晶体管堆叠结构上的电介质界面层(122)，该电介质界面层包括金属诱发的氧空位，并且该电介质界面层形成在晶体管堆叠结构的一部分上。该NCFET器件还包括形成在该电介质界面层上的顶部电极(130)。
-
公开(公告)号：CN116547797A
公开(公告)日：2023-08-04
申请号：CN202180078557.5
申请日：2021-10-27
Applicant: 国际商业机器公司
IPC: H01L21/82
Abstract: 一种非易失性存储单元包括串联、并且在顶部状态影响电极和顶部导线之间的薄膜电阻器(TFR)。TFR限制或通常减小来自顶部导线的顶部状态影响电极处的电流。这样，可以提高非易失性存储器单元耐久性，并且可以限制对与非易失性存储器单元相邻的(一个或多个)部件的不利影响。当形成与顶部导线的制造相关联的顶部导线沟槽时，TFR被附加的利用为蚀刻停止件。在需要单元对称性的一些非易失性存储器单元中，可以在底部导线与底部状态影响电极之间形成附加TFR。
-
公开(公告)号：CN115088076A
公开(公告)日：2022-09-20
申请号：CN202180013505.X
申请日：2021-02-25
Applicant: 国际商业机器公司
Inventor： K·巴拉克瑞什那 , B·海克马特少塔巴瑞 , A·雷茨尼采克 , 安藤崇志
Abstract: 一种方法可以包括形成一个堆叠在另一个顶上并且由电阻式随机存取存储器结构分开的两个垂直传输场效应晶体管。两个垂直传输场效应晶体管可以包括源极(104,112)、沟道(106,110)和漏极，其中，电阻式随机存取存储器结构的接触层(152)用作两个垂直传输场效应晶体管的漏极。形成两个垂直传输场效应晶体管可以进一步包括形成第一源极(104)和第二源极(112)。第一源极(104)是底部源极，第二源极(112)是顶部源极。该方法可以包括形成围绕沟道(106,110)的栅极导体层(138,140)。电阻式随机存取存储器结构可包含由尖头界定的刻面外延体(144)。刻面外延体(144)的尖端可以朝向彼此垂直延伸。刻面外延体(144)可以在两个垂直传输场效应晶体管之间。
-
公开(公告)号：CN114747015A
公开(公告)日：2022-07-12
申请号：CN202080083203.5
申请日：2020-12-04
Applicant: 国际商业机器公司
Inventor： A·雷茨尼采克 , B·海克马特少塔巴瑞 , 安藤崇志 , K·巴拉克瑞什那
IPC: H01L27/24
Abstract: 一种单晶体管双电阻器(1T2R)电阻式随机存取存储器(ReRAM)结构及用于形成所述结构的方法，包括形成垂直场效应晶体管(VFET)，所述VFET包括位于沟道区域(502)上方和介电盖(708)下方的外延区域(810)。外延区域(810)包括由水平延伸超过沟道区域(502)的 平面界定的三角形形状的两个相对的突出区域。在VFET上共形地沉积ReRAM堆叠体。ReRAM堆叠体包括直接位于外延区域(810)上方的氧化物层(1910)、直接在氧化物层(1910)上方的顶部电极层(1912)和在顶部电极层(1912)上方的金属填充物(1920)。外延区域(810)的两个相对的突出区域中的每个充当ReRAM堆叠体的底部电极。
-
公开(公告)号：CN114613804A
公开(公告)日：2022-06-10
申请号：CN202111429450.9
申请日：2021-11-29
Applicant: 国际商业机器公司
Abstract: 一种交叉式ReRAM包括基板、在基板的上表面上彼此平行地延伸的多个第一列，其中多个第一列中的每一个包括由多个层组成的电阻式随机存取存储器(ReRAM)堆叠。多个第二列彼此平行地延伸，并且多个第二列垂直于多个第一列地延伸，其中多个第二列位于多个第一列之上，以使得多个第二列跨越多个第一列。介电层填充在多个第一列与多个第二列之间的空间中，其中，介电层与ReRAM堆叠的多个层中的每个层的侧壁直接接触。
-
-
-
-
-
-
-
-
-
Search Results
57
records
(took 0.025 seconds)
