公开(公告)号：CN116583941A

公开(公告)日：2023-08-11

申请号：CN202180075766.4

申请日：2021-11-01

Applicant: 国际商业机器公司

Inventor： C·J·欧特瑞 ,  A·雷茨尼采克 ,  B·海克马特少塔巴瑞 ,  张婧芸 ,  谢瑞龙

IPC: H01L21/82

Abstract: 一种半导体结构可以包括一个或多个金属栅极、在一个或多个金属栅极下方的一个或多个沟道、将一个或多个金属栅极与一个或多个沟道分离的栅极电介质层、以及嵌入在栅极电介质层中的高k材料。高k材料和栅极电介质层两者都可以与一个或多个沟道直接接触。高k材料可在一个或多个金属栅极中提供阈值电压变化。高k材料是第一高k材料或第二高k材料。半导体结构可以仅包括嵌入在栅极电介质层中的第一高k材料。半导体结构可以仅包括嵌入在栅极电介质层中的第二高k材料。半导体结构可以包括嵌入在栅极电介质层中的第一高k材料和第二高k材料两者。

公开(公告)号：CN116490980A

公开(公告)日：2023-07-25

申请号：CN202180075473.6

申请日：2021-10-21

Applicant: 国际商业机器公司

Inventor： B·海克马特少塔巴瑞 ,  A·雷茨尼采克

IPC: H01L29/78

Abstract: 一种垂直可重配置场效应晶体管(VRFET)具有衬底和垂直沟道。垂直沟道与顶部硅化物区和顶部硅化物区接触，顶部硅化物区与垂直沟道形成下肖特基结，顶部硅化物区与垂直沟道形成上肖特基结。下硅化物区和上硅化物区分别形成器件的源/漏(S/D)。下栅极堆叠围绕垂直沟道，并且具有包围下肖特基结的下交叠。上栅极堆叠围绕垂直沟道，并且具有包围上肖特基结的上交叠。下栅极堆叠与上栅极堆叠电绝缘。下栅极堆叠可以电控制下肖特基结(S/D)。上栅极堆叠可以电控制上肖特基结(S/D)。对下肖特基结(S/D)的控制独立于对上肖特基结(S/D)的控制，并与之分开。上栅极堆叠被堆叠在下栅极堆叠上方，从而实现减小的器件占用面积。

公开(公告)号：CN115088076A

公开(公告)日：2022-09-20

申请号：CN202180013505.X

申请日：2021-02-25

Applicant: 国际商业机器公司

Inventor： K·巴拉克瑞什那 ,  B·海克马特少塔巴瑞 ,  A·雷茨尼采克 ,  安藤崇志

IPC: H01L27/24 ,  H01L45/00 ,  H01L29/49 ,  H01L29/66

Abstract: 一种方法可以包括形成一个堆叠在另一个顶上并且由电阻式随机存取存储器结构分开的两个垂直传输场效应晶体管。两个垂直传输场效应晶体管可以包括源极(104,112)、沟道(106,110)和漏极，其中，电阻式随机存取存储器结构的接触层(152)用作两个垂直传输场效应晶体管的漏极。形成两个垂直传输场效应晶体管可以进一步包括形成第一源极(104)和第二源极(112)。第一源极(104)是底部源极，第二源极(112)是顶部源极。该方法可以包括形成围绕沟道(106,110)的栅极导体层(138,140)。电阻式随机存取存储器结构可包含由尖头界定的刻面外延体(144)。刻面外延体(144)的尖端可以朝向彼此垂直延伸。刻面外延体(144)可以在两个垂直传输场效应晶体管之间。

公开(公告)号：CN114747015A

公开(公告)日：2022-07-12

申请号：CN202080083203.5

申请日：2020-12-04

Applicant: 国际商业机器公司

Inventor： A·雷茨尼采克 ,  B·海克马特少塔巴瑞 ,  安藤崇志 ,  K·巴拉克瑞什那

IPC: H01L27/24

Abstract: 一种单晶体管双电阻器(1T2R)电阻式随机存取存储器(ReRAM)结构及用于形成所述结构的方法，包括形成垂直场效应晶体管(VFET)，所述VFET包括位于沟道区域(502)上方和介电盖(708)下方的外延区域(810)。外延区域(810)包括由水平延伸超过沟道区域(502)的 平面界定的三角形形状的两个相对的突出区域。在VFET上共形地沉积ReRAM堆叠体。ReRAM堆叠体包括直接位于外延区域(810)上方的氧化物层(1910)、直接在氧化物层(1910)上方的顶部电极层(1912)和在顶部电极层(1912)上方的金属填充物(1920)。外延区域(810)的两个相对的突出区域中的每个充当ReRAM堆叠体的底部电极。

公开(公告)号：CN116601642A

公开(公告)日：2023-08-15

申请号：CN202180080220.8

申请日：2021-11-09

Applicant: 国际商业机器公司

Inventor： 龚南博 ,  安藤崇志 ,  B·海克马特少塔巴瑞 ,  A·雷茨尼采克

IPC: G06N3/063

Abstract: 电路结构包括具有第一栅电极、第一源电极和第一漏电极的第一铁电场效应晶体管(FeFET)和具有第二栅电极、第二源电极和第二漏电极的第二FeFET。第一栅电极连接到字线，并且第一源电极和第二源电极连接到位线。第一漏电极连接至第二栅电极并且第二漏电极连接至偏压线。通过组合两个电路结构来构造权重突触结构。多个权重突触结构被结合到交叉式阵列中。

公开(公告)号：CN114651262A

公开(公告)日：2022-06-21

申请号：CN202080077773.3

申请日：2020-11-24

Applicant: 国际商业机器公司

Inventor： B·海克马特少塔巴瑞 ,  R·纳伊尔

IPC: G06N3/063

Abstract: 可以至少利用记忆写入加权、记忆读取加权和至少一个读取向量来构建记忆网络，记忆写入加权参数化神经网络对记忆矩阵的记忆写入操作，记忆读取加权参数化神经网络从记忆矩阵的记忆读取操作。可以将写入加权、读取加权或至少一个读取向量的元素中的至少一个初始化为具有稀疏性和/或低差异采样模式。可以训练记忆网络来执行任务。