公开(公告)号：CN103178048B

公开(公告)日：2017-04-12

申请号：CN201210544128.5

申请日：2012-12-14

Applicant: 瑞萨电子株式会社

Inventor： 井上尚也 ,  金子贵昭 ,  林喜宏

IPC: H01L23/528 ,  H01L21/768

CPC classification number: H01L21/76814 ,  H01L21/76879 ,  H01L23/522 ,  H01L23/53223 ,  H01L23/5329 ,  H01L28/60 ,  H01L29/66477 ,  H01L29/78 ,  H01L29/861 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种半导体器件及制造该半导体器件的方法。公开了一种半导体器件，其被提供有在多层互连层中的有源元件并且减小了芯片面积。在第一互连层上方提供第二互连层。在第一互连层中提供第一层间绝缘层。半导体层提供在第二互连层中并且与第一层间绝缘层接触。在半导体层上方提供栅极绝缘膜。在栅极绝缘膜上方提供栅电极。至少两个第一通路提供在第一互连层中并且通过它们的上端与半导体层接触。

公开(公告)号：CN102623430B

公开(公告)日：2016-05-04

申请号：CN201210019869.1

申请日：2012-01-21

Applicant: 瑞萨电子株式会社

Inventor： 间部谦三 ,  井上尚也 ,  肱冈健一郎 ,  林喜宏

IPC: H01L23/522 ,  H01L27/108 ,  H01L21/02 ,  H01L21/8242

CPC classification number: H01L27/1085 ,  H01L21/768 ,  H01L23/5223 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L27/10814 ,  H01L27/10852 ,  H01L27/10885 ,  H01L27/10894 ,  H01L28/91 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体器件及其制造方法。该半导体器件包括：位于衬底上的多层布线层，并且其中堆叠了由布线和绝缘层构成的多个布线层；存储电路，其形成在衬底中的存储电路区域，并且具有嵌入在位于多层布线层中的凹部中的电容元件；逻辑电路，其形成在衬底中的逻辑电路区域；上部耦合布线，其堆叠在由下部电极、电容器绝缘膜和上部电极构成的电容元件上；以及帽盖层，其形成在构成逻辑电路的布线的上表面上。上部耦合布线的上表面和帽盖层的上表面构成同一平面。

公开(公告)号：CN103632921A

公开(公告)日：2014-03-12

申请号：CN201310379457.3

申请日：2013-08-23

Applicant: 瑞萨电子株式会社

Inventor： 砂村润 ,  金子贵昭 ,  古武直也 ,  斋藤忍 ,  林喜宏

IPC: H01L21/00 ,  H01L21/8238 ,  H01L29/00

CPC classification number: H01L21/823807 ,  H01L21/8238 ,  H01L21/823857 ,  H01L21/823871 ,  H01L21/8254 ,  H01L27/0688 ,  H01L27/092 ,  H01L27/1203 ,  H01L29/7869

Abstract: 本发明提供一种包括在相同布线层中共存的N型半导体层和P型半导体层而对半导体层的性质无影响的半导体器件。该半导体器件包括具有第一布线的第一布线层、具有第二布线的第二布线层以及在第一布线层和第二布线层中提供的第一晶体管和第二晶体管。第一晶体管包括第一栅极电极、第一栅极绝缘膜、第一氧化物半导体层、第一硬掩模层和覆盖第一氧化物半导体层的侧部的第一绝缘侧壁。第二晶体管包括第二栅极电极、第二栅极绝缘膜、第二氧化物半导体层和第二硬掩模层。

公开(公告)号：CN103035642A

公开(公告)日：2013-04-10

申请号：CN201210370204.5

申请日：2012-09-28

Applicant: 瑞萨电子株式会社

Inventor： 金子贵昭 ,  井上尚也 ,  林喜宏

IPC: H01L27/06

CPC classification number: H01L27/0688 ,  H01L21/8221 ,  H01L2224/48091 ,  H01L2224/48137 ,  H01L2224/48247 ,  H01L2924/00011 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2224/80001 ,  H01L2924/00012

Abstract: 本发明提供了一种半导体器件以及使用该半导体器件的SiP器件。半导体器件包括逻辑电路和有源元件电路。逻辑电路设置有形成于半导体衬底中的半导体元件。有源元件电路设置有使用半导体层形成的晶体管，该半导体层形成于在半导体衬底上方形成的第一绝缘膜上。由逻辑电路控制有源元件电路。

公开(公告)号：CN101740573B

公开(公告)日：2012-02-22

申请号：CN200910222830.8

申请日：2009-11-19

Applicant: 瑞萨电子株式会社

Inventor： 川原润 ,  林喜宏 ,  久米一平

IPC: H01L27/108 ,  H01L29/92 ,  H01L23/528

CPC classification number: H01L27/0207 ,  H01L23/522 ,  H01L23/5223 ,  H01L23/53238 ,  H01L23/53295 ,  H01L27/10814 ,  H01L27/10852 ,  H01L27/10894 ,  H01L28/91 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种半导体器件。该半导体器件包括：半导体衬底；多层布线结构，该多层布线结构被形成在半导体衬底的上方并且其中层压其中的每一个都通过布线和绝缘层形成的多个布线层；以及电容元件，该电容元件具有被掩埋在多层布线结构中的上电极、下电极、以及电容器绝缘层，其中布线层中的至少两个或者更多被提供在被连接至下电极的下电容器布线与被连接至上电极的上电容器布线之间。

公开(公告)号：CN109861812A

公开(公告)日：2019-06-07

申请号：CN201811288669.X

申请日：2018-10-31

Applicant: 瑞萨电子株式会社

Inventor： 富泽智 ,  林喜宏 ,  丸山勇一 ,  若田秀幸

IPC: H04L9/08 ,  H04L9/32

Abstract: 提供了一种安全通信系统，其中使用由多个通信设备能够同时获取的生物信息来生成公共加密密钥。通信系统包括多个分离的通信设备。通信设备基于能够同时获取的生物信息的特征要素生成相同的公共密钥，并且使用公共密钥执行加密和解密。通信设备包括：生物信息获取单元，用于获取生物信息的特征要素；公共密钥生成单元，用于生成公共密钥；加密/解密单元，用于利用公共密钥来加密发射信息以及解密接收信息；以及通信单元，用于接收发射信息以及发射接收信息。

公开(公告)号：CN103904109B

公开(公告)日：2018-11-09

申请号：CN201310741171.5

申请日：2013-12-27

Applicant: 瑞萨电子株式会社

Inventor： 金子贵昭 ,  砂村润 ,  林喜宏

IPC: H01L29/49 ,  H01L29/772 ,  H01L21/28 ,  H01L21/335

Abstract: 本发明涉及半导体器件以及用于制造半导体器件的方法。本发明可以增加在布线层中形成的有源元件中的栅极绝缘膜的选择性。根据本发明的半导体器件具有使用形成于布线层中的Al布线之上的抗反射膜作为栅极布线的底栅型晶体管。

公开(公告)号：CN102800707B

公开(公告)日：2017-03-01

申请号：CN201210166810.5

申请日：2012-05-25

Applicant: 瑞萨电子株式会社

Inventor： 井上尚也 ,  金子贵昭 ,  林喜宏

IPC: H01L29/786 ,  H01L29/423 ,  H01L21/28 ,  H01L27/12 ,  H01L21/768

CPC classification number: H01L29/42384 ,  H01L21/02167 ,  H01L21/0217 ,  H01L21/02565 ,  H01L21/76829 ,  H01L21/76877 ,  H01L23/522 ,  H01L23/5226 ,  H01L23/5329 ,  H01L23/53295 ,  H01L27/1225 ,  H01L27/124 ,  H01L29/4908 ,  H01L29/66969 ,  H01L29/78606 ,  H01L29/78618 ,  H01L29/7869 ,  H01L29/78696 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种半导体器件及其制造方法。本发明使得能够降低半导体元件的导通电阻而不会妨碍半导体器件中的防扩散膜的功能，该半导体器件具有使用布线层中的布线作为栅电极并且具有与防扩散膜在同一层中的栅极绝缘膜的半导体元件。第一布线和栅电极嵌入在包括第一布线层的绝缘层的表面层中。防扩散膜形成在第一布线层和第二布线层之间。通过在防扩散膜的上面上与栅电极重叠的区域中以及该区域周围形成凹陷；并且减薄该部分来形成栅极绝缘膜。

公开(公告)号：CN101523526B

公开(公告)日：2013-10-16

申请号：CN200780036603.5

申请日：2007-08-01

Applicant: 瑞萨电子株式会社

Inventor： 肱冈健一郎 ,  田边昭 ,  林喜宏

IPC: H01F17/00 ,  H01F30/00 ,  H01F41/04

CPC classification number: H01L28/10 ,  H01F17/0013 ,  H01F27/34 ,  H01F41/041 ,  H01F2017/002 ,  H01F2017/004 ,  H01F2017/0086 ,  Y10T29/4902 ,  Y10T29/49071

Abstract: 一种电感器元件，其以多层导线结构形成，所述多层导线结构包括导线、使上方和下方的导线绝缘的绝缘层以及提供在绝缘层中并且连接上方和下方的导线的通孔，其中导线层是多个层压的层，其特征在于：至少一对垂直邻近的导线的至少一部分是卷曲导线；所述卷曲导线通过提供在其端部的通孔串联连接并且形成串联电感，其中垂直邻近的卷曲导线的电流方向相同；以及垂直邻近的卷曲导线的导线间电容大于在同一导线层中形成的其他卷曲导线之间的导线间电容。

公开(公告)号：CN102074560B

公开(公告)日：2013-07-03

申请号：CN201010563443.3

申请日：2010-11-25

Applicant: 瑞萨电子株式会社

Inventor： 川原润 ,  林喜宏 ,  久米一平

IPC: H01L27/04 ,  H01L23/28 ,  H01L23/522 ,  H01L23/528 ,  H01L23/532

CPC classification number: H01L23/53238 ,  H01L27/0207 ,  H01L27/10814 ,  H01L27/10852 ,  H01L27/10855 ,  H01L27/10882 ,  H01L27/10894 ,  H01L28/91 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种半导体器件。该半导体器件具有：半导体衬底，该衬底具有形成在其上的晶体管；多层互连，其形成在半导体衬底上并且其中堆叠有分别由互连和绝缘膜组成的多个互连层；以及电容元件，具有全部都被嵌入在多层互连中以组成存储元件的下电极(下电极膜)、电容器绝缘膜和上电极(上电极膜)；并且进一步包括形成在电容元件和晶体管之间的至少一层镶嵌结构的铜互连(第二层互连)；互连中之一(第二层互连)的上表面和电容元件的下表面几乎在同一平面上对齐；并且至少一层铜互连(板线互连)形成在电容元件上。