公开(公告)号：CN103681824A

公开(公告)日：2014-03-26

申请号：CN201310367702.9

申请日：2013-08-21

Applicant: 株式会社东芝

Inventor： 中村和敏 ,  松田正 ,  二宫英彰

IPC: H01L29/739 ,  H01L29/06

CPC classification number: H01L29/7393 ,  H01L29/66348 ,  H01L29/7397

Abstract: 一种功率半导体元件，具备第1电极、第1半导体层、第2半导体层、第3半导体层、第4半导体层、第2电极、第1控制电极和第1绝缘膜。第1半导体层设在第1电极之上，是第1导电型。第2半导体层设在第1半导体层之上，是第2导电型。第3半导体层在第1半导体层之上、与第2半导体层离开地设置，是第2导电型。第4半导体层设在第3半导体层之上，是第1导电型。第2电极设在第4半导体层之上，与第4半导体层电连接。第1控制电极在第2半导体层与第3半导体层之间、靠近第3半导体层侧设置。第1绝缘膜设在第1半导体层与第1控制电极之间、第2半导体层与第1控制电极之间、以及第3半导体层与第1控制电极之间。

公开(公告)号：CN1797679A

公开(公告)日：2006-07-05

申请号：CN200510131917.6

申请日：2005-12-15

Applicant: 株式会社东芝

Inventor： 中村和敏 ,  山崎良二

IPC: H01J29/76 ,  H01J29/00

Abstract: 本发明公开了一种用于控制电子束的偏转磁轭装置，该装置包括：绝缘件(13)，其支撑偏转线圈；以及磁性材料(11)，其具有突出部，突出部具有使突出部的至少一部分插入绝缘件中的形状，并且磁性材料以预定间隔附着至绝缘件，以减少由于磁场的影响引起的由磁性材料的振动导致的呜音，并加强了磁性材料的常规通用性。

公开(公告)号：CN1244160C

公开(公告)日：2006-03-01

申请号：CN03108615.2

申请日：2003-03-31

Applicant: 株式会社东芝

Inventor： 小野升太郎 ,  山口好广 ,  川口雄介 ,  中村和敏 ,  安原纪夫 ,  松下宪一 ,  帆玉信一 ,  中川明夫

IPC: H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/26586 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/0847 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/407 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/66712 ,  H01L29/7809

Abstract: 本发明提供一种保持低导通阻抗仍能降低栅漏间容量的半导体器件。本发明的功率MOSFET(1)，具有：在n+型低阻抗半导体衬底(10)上形成的n-型高阻抗外延层(50)；在n-型高阻抗外延层(50)的表面部分选择地形成的p型基极层(14)；在p型基极层(14)的表面部分选择地形成的n+型源极层(16)；在n-型高阻抗外延层(50)的表面部分，在p型基极层(14)之间，选择地形成的具有比n-型高阻抗外延层(50)高的杂质浓度的Njfet层(40)；隔着栅极绝缘膜(22)形成的栅电极(24)；及源电极(20)和漏电极(12)；在该功率MOSFET(1)中，将夹着Njfet层(40)的p型基极层(14)被配置成相互接近，以便从这些基极层(14)控制耗尽。

公开(公告)号：CN1508835A

公开(公告)日：2004-06-30

申请号：CN200310118746.4

申请日：2003-12-02

Applicant: 株式会社东芝

Inventor： 城雄作 ,  中村和敏

IPC: H01J29/76 ,  H01J31/20

Abstract: 提供一种偏转磁轭装置、显示装置及其控制方法。该偏转磁轭装置具有用来校正画面上的垂直横方向的失会聚的第一及第二线圈(14a、15a)。将设上述第一线圈(14a)的绕组导体直径(φA)及匝数(N1)设定成和上述第二线圈(15a)的绕组导体直径(φB)及匝数(N2)不同。例如，将上述第一线圈(14a)的绕组导体直径(φA)设定为大于上述第二线圈(15a)的绕组导体直径(φB)，将上述第一线圈(14a)的匝数(N1)设定为小于上述第二线圈(15a)的匝数(N2)。

公开(公告)号：CN1404094A

公开(公告)日：2003-03-19

申请号：CN01143925.4

申请日：2001-12-26

Applicant: 株式会社东芝

Inventor： 城雄作 ,  中村和敏

IPC: H01J29/76

Abstract: 一种偏转线圈装置。在从小口径部向大口径部扩大形状的线圈安装架21上设置有水平偏转线圈22与垂直偏转线圈23的偏转线圈装置中，具有设置于线圈安装架21的大口径部上下端的、在X方向上具有磁极的上下一对磁铁27a、27b，同时具有作为在线圈安装架21的大口径部左右端各设置3个、修正CRT画面上下的左右端附近的横线变形的、在Y方向上具有磁极的左右6个磁铁(28a、28b、29a－29d)，X轴上的2个磁铁(28a、28b)设置于将电子射线向横方向的画面内侧推入方向，上下方向中间部的4个磁铁(29a－29d)设置于将电子射线向横方向的画面外侧拉伸方向的、在Y方向具有磁极的左右6个磁铁。

公开(公告)号：CN110310990B

公开(公告)日：2022-05-24

申请号：CN201810844576.4

申请日：2018-07-27

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 玉城朋宏 ,  中村和敏 ,  下条亮平

IPC: H01L29/739 ,  H01L29/08

Abstract: 本发明涉及的半导体装置具有第1电极、第1导电型的第1、第5、第8半导体区域、第2半导体区域、第2导电型的第3、第4、第6、第7、第9半导体区域、栅极电极、及第2电极。第1至第4半导体区域设在第1电极之上。第3半导体区域设在第1半导体区域与第2半导体区域之间，具有比第2半导体区域高的第2导电型的杂质浓度。第4半导体区域在第2方向上与第1及第3半导体区域并列。第9半导体区域设在第6及第7半导体区域的周围，位于第2半导体区域之上，具有比第6半导体区域及第7半导体区域各自高的第2导电型的杂质浓度。第2电极与第6至第9半导体区域电连接。

公开(公告)号：CN110310990A

公开(公告)日：2019-10-08

申请号：CN201810844576.4

申请日：2018-07-27

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 玉城朋宏 ,  中村和敏 ,  下条亮平

IPC: H01L29/739 ,  H01L29/08

Abstract: 本发明涉及的半导体装置具有第1电极、第1导电型的第1、第5、第8半导体区域、第2半导体区域、第2导电型的第3、第4、第6、第7、第9半导体区域、栅极电极、及第2电极。第1至第4半导体区域设在第1电极之上。第3半导体区域设在第1半导体区域与第2半导体区域之间，具有比第2半导体区域高的第2导电型的杂质浓度。第4半导体区域在第2方向上与第1及第3半导体区域并列。第9半导体区域设在第6及第7半导体区域的周围，位于第2半导体区域之上，具有比第6半导体区域及第7半导体区域各自高的第2导电型的杂质浓度。第2电极与第6至第9半导体区域电连接。

公开(公告)号：CN104425581B

公开(公告)日：2017-09-15

申请号：CN201410061291.5

申请日：2014-02-24

Applicant: 株式会社东芝

Inventor： 原琢磨 ,  中村和敏 ,  小仓常雄

IPC: H01L29/739 ,  H01L29/06

CPC classification number: H01L29/7395 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/7397

Abstract: 一种半导体装置，具备具有第1面和对置于上述第1面的第2面的第1导电型的第1半导体层、和形成在上述第1半导体层的上述第1面上的第2导电型的第2半导体层。进而，上述装置具备形成于上述第1及第2半导体层上且在与上述第1面平行的第1方向上延伸的多个控制电极、和在上述第2半导体层的与上述第1半导体层相反的一侧沿着上述第1方向交替地形成的多个上述第1导电型的第3半导体层及多个上述第2导电型的第4半导体层。进而，上述装置具备在上述第2半导体层的上述第1半导体层侧、或被上述第2半导体层包围的位置上形成的多个上述第1导电型的第5半导体层；上述第5半导体层沿着上述第1方向相互离开而配置。

公开(公告)号：CN103811561B

公开(公告)日：2017-05-24

申请号：CN201310397395.9

申请日：2013-09-04

Applicant: 株式会社东芝

Inventor： 小仓常雄 ,  末代知子 ,  押野雄一 ,  三须伸一郎 ,  池田佳子 ,  中村和敏

IPC: H01L29/868

CPC classification number: H01L27/0814 ,  H01L29/083 ,  H01L29/45 ,  H01L29/47 ,  H01L29/66136 ,  H01L29/7391 ,  H01L29/861 ,  H01L29/868 ,  H01L29/87

Abstract: 一种半导体装置，具备：第一电极；第一导电型的第一半导体层；比第一半导体层的杂质浓度低的第一导电型的第二半导体层；设置在第二半导体层的一部分上的第二导电型的第一半导体区域；与第一半导体区域相接的第二导电型的第二半导体区域；设置在第一半导体区域的至少一部分上的第二导电型的第三半导体区域；以及设置在第一半导体区域、第二半导体区域及第三半导体区域之上的第二电极。第三半导体区域的与第二电极的接触面上的杂质浓度比第一半导体区域的杂质浓度及第二半导体区域的与第二电极的接触面上的杂质浓度高。由第一半导体区域和第一半导体层夹着的第二半导体层的厚度比由第二半导体区域和第一半导体层夹着的第二半导体层的厚度薄。

公开(公告)号：CN104299985A

公开(公告)日：2015-01-21

申请号：CN201310722059.7

申请日：2013-12-24

Applicant: 株式会社东芝

Inventor： 小仓常雄 ,  中村和敏

IPC: H01L29/41

CPC classification number: H01L29/1095 ,  H01L29/0834 ,  H01L29/7393 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/41

Abstract: 实施方式的半导体装置具备：第一导电型的第一半导体区域，设在第一电极的一部分之上，与第一电极欧姆接触；第一导电型的第二半导体区域，设在第一电极的上述一部分以外的部分上，与第一半导体区域及第一电极接触，其杂质浓度比第一半导体区域的杂质浓度低；第二导电型的第一半导体层，设在第一半导体区域上以及第二半导体区域上；第二导电型的第二半导体层，设在第一半导体层上；第一导电型的第三半导体区域，设在第二半导体层上；第二导电型的第四半导体区域，设在第三半导体区域的一部分之上；第二电极，经由绝缘膜与第二半导体层、第三半导体区域以及第四半导体区域相接；以及第三电极，设在第三半导体区域之上以及第四半导体区域之上。