公开(公告)号：CN103681668A

公开(公告)日：2014-03-26

申请号：CN201310363266.8

申请日：2013-08-20

Applicant: 株式会社东芝

Inventor： 末代知子 ,  松田正 ,  中村和敏 ,  押野雄一

IPC: H01L27/07 ,  H01L27/082 ,  H01L29/423 ,  H01L29/739 ,  H01L29/40 ,  H01L29/861

CPC classification number: H01L29/7393 ,  H01L29/407 ,  H01L29/7397 ,  H01L29/861

Abstract: 一种半导体装置，IGBT区域具有：第一导电型的集电极层，设置在第一电极的第一面侧；第二导电型的漂移层，设置在集电极层的与第一电极侧相反的一侧；第一导电型的体层，设置在漂移层的与第一电极侧相反的一侧；以及第二电极，经由第一绝缘膜，在第一电极和集电极层的层叠方向上延伸地设置于漂移层及体层。二极管区域具有：第二导电型的阴极层，设置在第一电极的第一面侧；漂移层，设置在阴极层的与第一电极侧相反的一侧；以及导电层，经由第二绝缘膜，在层叠方向上延伸地设置于漂移层及阳极层。第二电极和导电层离开规定距离。

公开(公告)号：CN102790078A

公开(公告)日：2012-11-21

申请号：CN201210059960.6

申请日：2012-03-08

Applicant: 株式会社东芝

Inventor： 大田刚志 ,  新井雅俊 ,  铃木诚和子 ,  松田正

IPC: H01L29/417 ,  H01L29/872 ,  H01L21/28 ,  H01L21/329

CPC classification number: H01L29/66136 ,  H01L29/0623 ,  H01L29/0692 ,  H01L29/66143 ,  H01L29/861 ,  H01L29/868 ,  H01L29/872 ,  H01L29/8725

Abstract: 实施方式的半导体装置包括第1半导体区域、第1电极、第2半导体区域和第2电极。第1半导体区域是包含第1部分和第2部分的第1导电型的半导体区域，所述第1部分具有第1主表面，所述第2部分在第1主表面上沿着和第1主表面正交的第1方向而延伸存在。第1电极包含第3部分，该第3部分是和第2部分对置而设的金属区域。第1电极设为和第1半导体区域分离。第2半导体区域设于第2部分和第3部分之间。第2半导体区域包含杂质浓度低于第1半导体区域的第1浓度区域。第2半导体区域和第3部分实现肖特基结。第2半导体区域为第1导电型的半导体区域。第2电极设于和第1部分的第1主表面相反一侧。第2电极和第1部分相互导通。

公开(公告)号：CN1430288A

公开(公告)日：2003-07-16

申请号：CN02159366.3

申请日：2002-12-26

Applicant: 株式会社东芝

Inventor： 松田正

IPC: H01L29/739 ,  H01L25/07

CPC classification number: H01L29/0696 ,  H01L29/4238 ,  H01L29/7397

Abstract: 本发明提供一种绝缘栅型双极晶体管，可以获得低导通电压特性而不降低制造效率。绝缘栅型双极晶体管包括：第1导电型的第1半导体层；第2导电型的第2半导体层，形成在该第1半导体层的表面上；第1导电型的基区层，形成在该第2半导体层的表面上；栅极电极，其通过栅极绝缘膜被埋入从该基区层的表面以达到该第2半导体层的深度形成的沟槽，分别形成上表面垂直的两轴方向的宽度不同的矩形图形，并在该宽度方向上排列多个；第2导电型的发射区层，形成在该基区层的表面，与该各栅极电极的长度方向的两端部对置；第1主电极，与该发射区层和基区层连接；以及第2主电极，形成在该第1半导体层的背面上。

公开(公告)号：CN103681824A

公开(公告)日：2014-03-26

申请号：CN201310367702.9

申请日：2013-08-21

Applicant: 株式会社东芝

Inventor： 中村和敏 ,  松田正 ,  二宫英彰

IPC: H01L29/739 ,  H01L29/06

CPC classification number: H01L29/7393 ,  H01L29/66348 ,  H01L29/7397

Abstract: 一种功率半导体元件，具备第1电极、第1半导体层、第2半导体层、第3半导体层、第4半导体层、第2电极、第1控制电极和第1绝缘膜。第1半导体层设在第1电极之上，是第1导电型。第2半导体层设在第1半导体层之上，是第2导电型。第3半导体层在第1半导体层之上、与第2半导体层离开地设置，是第2导电型。第4半导体层设在第3半导体层之上，是第1导电型。第2电极设在第4半导体层之上，与第4半导体层电连接。第1控制电极在第2半导体层与第3半导体层之间、靠近第3半导体层侧设置。第1绝缘膜设在第1半导体层与第1控制电极之间、第2半导体层与第1控制电极之间、以及第3半导体层与第1控制电极之间。

公开(公告)号：CN1263156C

公开(公告)日：2006-07-05

申请号：CN02159366.3

申请日：2002-12-26

Applicant: 株式会社东芝

Inventor： 松田正

IPC: H01L29/739 ,  H01L25/07

CPC classification number: H01L29/0696 ,  H01L29/4238 ,  H01L29/7397

Abstract: 本发明提供一种绝缘栅型双极晶体管，可以获得低导通电压特性而不降低制造效率。绝缘栅型双极晶体管包括：第1导电型的第1半导体层；第2导电型的第2半导体层，形成在该第1半导体层的表面上；第1导电型的基区层，形成在该第2半导体层的表面上；栅极电极，其通过栅极绝缘膜被埋入从该基区层的表面以达到该第2半导体层的深度形成的沟槽，分别形成上表面垂直的两轴方向的宽度不同的矩形图形，并在该宽度方向上排列多个；第2导电型的发射区层，形成在该基区层的表面，与该各栅极电极的长度方向的两端部对置；第1主电极，与该发射区层和基区层连接；以及第2主电极，形成在该第1半导体层的背面上。