公开(公告)号：CN105845732A

公开(公告)日：2016-08-10

申请号：CN201510546433.1

申请日：2015-08-31

Applicant: 株式会社东芝

Inventor： 原琢磨 ,  野津哲郎

IPC: H01L29/78 ,  H01L29/739 ,  H01L29/417 ,  H01L29/423

CPC classification number: H01L29/404 ,  H01L27/088 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/7397 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/7827 ,  H01L29/41708 ,  H01L29/41741 ,  H01L29/42356 ,  H01L29/7398 ,  H01L29/7831

Abstract: 根据一个实施方式的半导体装置，包括元件区域和包围所述元件区域的终端区域，该半导体装置还包括：具有第一导电型的第一半导体区域；具有第二导电型并被设置在所述第一半导体区域上的第二半导体区域；具有所述第一导电型并被设置在所述第二半导体区域上的第三半导体区域。第一电极与所述第一半导体区域电连接，第二电极与所述第三半导体区域电连接。第三电极和第四电极位于所述元件区域中。从所述第一电极到所述第三电极的距离比从所述第一电极到所述第四电极的距离短。

公开(公告)号：CN115935869A

公开(公告)日：2023-04-07

申请号：CN202210888697.5

申请日：2022-07-27

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 山本洋 ,  长谷川光平 ,  原琢磨

IPC: G06F30/3308 ,  H01L29/06 ,  H01L29/40 ,  H01L29/41 ,  H01L29/78

Abstract: 实施方式提供能够提高精度的半导体装置的模拟方法、半导体装置的模拟装置、半导体装置的模拟程序产品及数据结构。实施方式的模拟方法是半导体装置的模拟方法。半导体装置包含第一电极、第二电极、配置于第一电极与第二电极之间的半导体部分、配置于半导体部分内的绝缘部件、配置于绝缘部件内的第三电极以及在绝缘部件内配置于第一电极与第三电极之间的第四电极。半导体部分包含与第一电极连接的第一导电型的第一半导体层、与第二电极连接的第一导电型的第二半导体层以及与第一半导体层及第二半导体层相接的第二导电型的第三半导体层。使连接在第二电极与第四电极之间的第一电阻的值根据第一电极与第二电极之间的第一电压的值而变化。

公开(公告)号：CN104425581A

公开(公告)日：2015-03-18

申请号：CN201410061291.5

申请日：2014-02-24

Applicant: 株式会社东芝

Inventor： 原琢磨 ,  中村和敏 ,  小仓常雄

IPC: H01L29/739 ,  H01L29/06

CPC classification number: H01L29/7395 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/7397

Abstract: 一种半导体装置，具备具有第1面和对置于上述第1面的第2面的第1导电型的第1半导体层、和形成在上述第1半导体层的上述第1面上的第2导电型的第2半导体层。进而，上述装置具备形成于上述第1及第2半导体层上且在与上述第1面平行的第1方向上延伸的多个控制电极、和在上述第2半导体层的与上述第1半导体层相反的一侧沿着上述第1方向交替地形成的多个上述第1导电型的第3半导体层及多个上述第2导电型的第4半导体层。进而，上述装置具备在上述第2半导体层的上述第1半导体层侧、或被上述第2半导体层包围的位置上形成的多个上述第1导电型的第5半导体层；上述第5半导体层沿着上述第1方向相互离开而配置。

公开(公告)号：CN105845732B

公开(公告)日：2019-08-13

申请号：CN201510546433.1

申请日：2015-08-31

Applicant: 株式会社东芝

Inventor： 原琢磨 ,  野津哲郎

IPC: H01L29/78 ,  H01L29/739 ,  H01L29/417 ,  H01L29/423

CPC classification number: H01L29/404 ,  H01L27/088 ,  H01L29/1095 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/4238 ,  H01L29/7397 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/7827

Abstract: 根据一个实施方式的半导体装置，包括元件区域和包围所述元件区域的终端区域，该半导体装置还包括：具有第一导电型的第一半导体区域；具有第二导电型并被设置在所述第一半导体区域上的第二半导体区域；具有所述第一导电型并被设置在所述第二半导体区域上的第三半导体区域。第一电极与所述第一半导体区域电连接，第二电极与所述第三半导体区域电连接。第三电极和第四电极位于所述元件区域中。从所述第一电极到所述第三电极的距离比从所述第一电极到所述第四电极的距离短。

公开(公告)号：CN103681664A

公开(公告)日：2014-03-26

申请号：CN201310375652.9

申请日：2013-08-26

Applicant: 株式会社东芝

Inventor： 押野雄一 ,  末代知子 ,  中村和敏 ,  三须伸一郎 ,  原琢磨

IPC: H01L27/06 ,  H01L29/40 ,  H01L21/8222 ,  H01L21/28

CPC classification number: H01L29/7393 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/063 ,  H01L29/0638 ,  H01L29/0653 ,  H01L29/0661 ,  H01L29/404 ,  H01L29/66325 ,  H01L29/66348 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/861

Abstract: 本发明提供一种能够谋求微细化的电力用半导体装置的制造方法。在电力用半导体装置的制造方法中，以包含终端区域中的第一氧化膜以及第一扩散层的半导体基板的上表面的位置低于单元区域中的半导体基板的上表面的位置的方式，对终端区域中的半导体基板的上部、第一扩散层的上表面以及第一氧化膜的上表面进行刻蚀。此后，在半导体基板上形成第二氧化膜。以埋入电极的上表面的位置低于单元区域中的半导体基板的上表面的位置的方式，在第二氧化膜上，从第一区域上向单元区域侧，跨到第一扩散层上地形成埋入电极。

公开(公告)号：CN104425581B

公开(公告)日：2017-09-15

申请号：CN201410061291.5

申请日：2014-02-24

Applicant: 株式会社东芝

Inventor： 原琢磨 ,  中村和敏 ,  小仓常雄

IPC: H01L29/739 ,  H01L29/06

CPC classification number: H01L29/7395 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/7397

Abstract: 一种半导体装置，具备具有第1面和对置于上述第1面的第2面的第1导电型的第1半导体层、和形成在上述第1半导体层的上述第1面上的第2导电型的第2半导体层。进而，上述装置具备形成于上述第1及第2半导体层上且在与上述第1面平行的第1方向上延伸的多个控制电极、和在上述第2半导体层的与上述第1半导体层相反的一侧沿着上述第1方向交替地形成的多个上述第1导电型的第3半导体层及多个上述第2导电型的第4半导体层。进而，上述装置具备在上述第2半导体层的上述第1半导体层侧、或被上述第2半导体层包围的位置上形成的多个上述第1导电型的第5半导体层；上述第5半导体层沿着上述第1方向相互离开而配置。