公开(公告)号：CN104425582B

公开(公告)日：2017-09-29

申请号：CN201410061644.1

申请日：2014-02-24

Applicant: 株式会社东芝

Inventor： 三须伸一郎 ,  中村和敏

IPC: H01L29/739 ,  H01L29/08 ,  H01L29/10

CPC classification number: H01L29/1095 ,  H01L29/7397

Abstract: 一种半导体装置，具备第1导电型的第1基底层。第2导电型的第2基底层设在第1基底层上。第1导电型的第1半导体层设在第2基底层的与上述第1基底层相反的一侧。第2导电型的第2半导体层设在第1基底层的与第2基底层相反的一侧。多个第1电极隔着第1绝缘膜设在第1半导体层及第2基底层中。第2电极在相邻的第1电极之间、隔着第2绝缘膜设在第1半导体层及第2半导体层中。第2电极侧的第1基底层的电阻比栅极电极侧的第1基底层的电阻低。

公开(公告)号：CN104916673A

公开(公告)日：2015-09-16

申请号：CN201410453751.9

申请日：2014-09-05

Applicant: 株式会社东芝

Inventor： 三须伸一郎 ,  小仓常雄

IPC: H01L29/739 ,  H01L27/02

CPC classification number: H01L29/407 ,  H01L29/0619 ,  H01L29/0834 ,  H01L29/1095 ,  H01L29/7397

Abstract: 本发明提供一种可以精度良好地检测电流量的半导体装置以及绝缘栅极型双极晶体管。根据实施方式，提供一种绝缘栅极型双极晶体管，其特征在于包括：主区域；传感区域；以及半导体层，在所述主区域与所述传感区域之间，与设置在所述主区域以及所述传感区域的集极层接触，杂质浓度低于所述集极层。

公开(公告)号：CN103811561A

公开(公告)日：2014-05-21

申请号：CN201310397395.9

申请日：2013-09-04

Applicant: 株式会社东芝

Inventor： 小仓常雄 ,  末代知子 ,  押野雄一 ,  三须伸一郎 ,  池田佳子 ,  中村和敏

IPC: H01L29/868

CPC classification number: H01L27/0814 ,  H01L29/083 ,  H01L29/45 ,  H01L29/47 ,  H01L29/66136 ,  H01L29/7391 ,  H01L29/861 ,  H01L29/868 ,  H01L29/87

Abstract: 一种半导体装置，具备：第一电极；第一导电型的第一半导体层；比第一半导体层的杂质浓度低的第一导电型的第二半导体层；设置在第二半导体层的一部分上的第二导电型的第一半导体区域；与第一半导体区域相接的第二导电型的第二半导体区域；设置在第一半导体区域的至少一部分上的第二导电型的第三半导体区域；以及设置在第一半导体区域、第二半导体区域及第三半导体区域之上的第二电极。第三半导体区域的与第二电极的接触面上的杂质浓度比第一半导体区域的杂质浓度及第二半导体区域的与第二电极的接触面上的杂质浓度高。由第一半导体区域和第一半导体层夹着的第二半导体层的厚度比由第二半导体区域和第一半导体层夹着的第二半导体层的厚度薄。

公开(公告)号：CN104934485A

公开(公告)日：2015-09-23

申请号：CN201410449002.9

申请日：2014-09-04

Applicant: 株式会社东芝

Inventor： 小仓常雄 ,  三须伸一郎 ,  末代知子 ,  安原纪夫

IPC: H01L29/868

CPC classification number: H01L29/7395 ,  H01L29/0649 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/407 ,  H01L29/66136 ,  H01L29/7391 ,  H01L29/868

Abstract: 本发明提供一种恢复时间短并且恢复时的安全动作区域更广的半导体装置。实施方式的半导体装置包括：第一电极；第二电极；第一导电型的第一半导体区域，其设置在所述第一电极与所述第二电极之间，并且与所述第一电极接触；第二导电型的第二半导体区域，其设置在所述第一半导体区域与所述第二电极之间；绝缘区域，其从所述第二电极向所述第一半导体区域侧延伸；以及第一导电型的第三半导体区域，其设置在所述第二半导体区域与所述绝缘区域之间的至少一部分，并且与第一半导体区域接触。

公开(公告)号：CN103681664A

公开(公告)日：2014-03-26

申请号：CN201310375652.9

申请日：2013-08-26

Applicant: 株式会社东芝

Inventor： 押野雄一 ,  末代知子 ,  中村和敏 ,  三须伸一郎 ,  原琢磨

IPC: H01L27/06 ,  H01L29/40 ,  H01L21/8222 ,  H01L21/28

CPC classification number: H01L29/7393 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/063 ,  H01L29/0638 ,  H01L29/0653 ,  H01L29/0661 ,  H01L29/404 ,  H01L29/66325 ,  H01L29/66348 ,  H01L29/66734 ,  H01L29/7397 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/861

Abstract: 本发明提供一种能够谋求微细化的电力用半导体装置的制造方法。在电力用半导体装置的制造方法中，以包含终端区域中的第一氧化膜以及第一扩散层的半导体基板的上表面的位置低于单元区域中的半导体基板的上表面的位置的方式，对终端区域中的半导体基板的上部、第一扩散层的上表面以及第一氧化膜的上表面进行刻蚀。此后，在半导体基板上形成第二氧化膜。以埋入电极的上表面的位置低于单元区域中的半导体基板的上表面的位置的方式，在第二氧化膜上，从第一区域上向单元区域侧，跨到第一扩散层上地形成埋入电极。

公开(公告)号：CN105428406A

公开(公告)日：2016-03-23

申请号：CN201510555653.0

申请日：2015-09-02

Applicant: 株式会社东芝

Inventor： 小仓常雄 ,  三须伸一郎 ,  末代知子

IPC: H01L29/739 ,  H01L29/06

CPC classification number: H01L29/7397 ,  H01L27/0727 ,  H01L29/0603 ,  H01L29/0834 ,  H01L29/1608 ,  H01L29/2203 ,  H01L29/407 ,  H01L29/8613 ,  H01L29/7398 ,  H01L29/0684

Abstract: 半导体装置具备：第1电极与第2电极；第1半导体区域，设于两电极之间；第1元件区域，有设于第1半导体区域与第1电极之间的第2半导体区域、设于第1半导体区域与第2电极之间的第3半导体区域、设于第3半导体区域与第2电极之间的第4半导体区域、隔着第1绝缘膜设于第1半导体区域、第3半导体区域及第4半导体区域内的第3电极；第2元件区域，有设于第1半导体区域与第1电极之间杂质浓度高于第1半导体区域的第5半导体区域、设于第1半导体区域与第2电极之间的第6半导体区域；分离区域，有第7半导体区域，位于第1元件区域与第2元件区域之间，第7半导体区域设于第1半导体区域与第2电极之间，与第2电极相接。

公开(公告)号：CN104425582A

公开(公告)日：2015-03-18

申请号：CN201410061644.1

申请日：2014-02-24

Applicant: 株式会社东芝

Inventor： 三须伸一郎 ,  中村和敏

IPC: H01L29/739 ,  H01L29/08 ,  H01L29/10

CPC classification number: H01L29/1095 ,  H01L29/7397

Abstract: 一种半导体装置，具备第1导电型的第1基底层。第2导电型的第2基底层设在第1基底层上。第1导电型的第1半导体层设在第2基底层的与上述第1基底层相反的一侧。第2导电型的第2半导体层设在第1基底层的与第2基底层相反的一侧。多个第1电极隔着第1绝缘膜设在第1半导体层及第2基底层中。第2电极在相邻的第1电极之间、隔着第2绝缘膜设在第1半导体层及第2半导体层中。第2电极侧的第1基底层的电阻比栅极电极侧的第1基底层的电阻低。

公开(公告)号：CN103022098A

公开(公告)日：2013-04-03

申请号：CN201210071400.2

申请日：2012-03-16

Applicant: 株式会社东芝

Inventor： 大田刚志 ,  三须伸一郎 ,  新井雅俊

IPC: H01L29/41

CPC classification number: H01L29/407 ,  H01L29/41741 ,  H01L29/42368 ,  H01L29/42376 ,  H01L29/47 ,  H01L29/66666 ,  H01L29/7827 ,  H01L29/8725

Abstract: 实施方式涉及的半导体器件具备：衬底；第1导通部；第2导通部；半导体部；第1电极部；第2电极部；第1绝缘部；及第2绝缘部。第1导通部在Z轴方向上延伸。第2导通部在Z轴方向上延伸，沿着X轴方向与第1导通部分离。半导体部设置在第1导通部和第2导通部之间。第1电极部在第1导通部和第2导通部之间于Z轴方向上延伸。第2电极部在第1电极部和第2导通部之间于Z轴方向延伸，与第1电极部分离。第1绝缘部设置在第1电极部和半导体部之间，在第1电极部的边界面的法线方向上具有第1厚度。第2绝缘部设置在第2电极部和半导体部之间，在第2电极部的边界面的法线方向上具有比第1厚度还厚的第2厚度。

公开(公告)号：CN103811561B

公开(公告)日：2017-05-24

申请号：CN201310397395.9

申请日：2013-09-04

Applicant: 株式会社东芝

Inventor： 小仓常雄 ,  末代知子 ,  押野雄一 ,  三须伸一郎 ,  池田佳子 ,  中村和敏

IPC: H01L29/868

CPC classification number: H01L27/0814 ,  H01L29/083 ,  H01L29/45 ,  H01L29/47 ,  H01L29/66136 ,  H01L29/7391 ,  H01L29/861 ,  H01L29/868 ,  H01L29/87

Abstract: 一种半导体装置，具备：第一电极；第一导电型的第一半导体层；比第一半导体层的杂质浓度低的第一导电型的第二半导体层；设置在第二半导体层的一部分上的第二导电型的第一半导体区域；与第一半导体区域相接的第二导电型的第二半导体区域；设置在第一半导体区域的至少一部分上的第二导电型的第三半导体区域；以及设置在第一半导体区域、第二半导体区域及第三半导体区域之上的第二电极。第三半导体区域的与第二电极的接触面上的杂质浓度比第一半导体区域的杂质浓度及第二半导体区域的与第二电极的接触面上的杂质浓度高。由第一半导体区域和第一半导体层夹着的第二半导体层的厚度比由第二半导体区域和第一半导体层夹着的第二半导体层的厚度薄。

公开(公告)号：CN104701361A

公开(公告)日：2015-06-10

申请号：CN201410305483.6

申请日：2014-06-30

Applicant: 株式会社东芝

Inventor： 小仓常雄 ,  三须伸一郎 ,  下条亮平 ,  安原纪夫

IPC: H01L29/739 ,  H01L29/861 ,  H01L29/06

CPC classification number: H01L27/0761 ,  H01L27/0727 ,  H01L29/0626 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/36 ,  H01L29/407 ,  H01L29/7397 ,  H01L29/861 ,  H01L29/8613 ,  H01L29/872

Abstract: 本发明提供能够实现高速化的半导体装置。实施方式的半导体装置具备重复配置有晶体管的晶体管区域和配置有二极管的二极管区域，所述晶体管具有：集电极电极；发射极电极；第1导电型半导体的集电极层；第2导电型半导体的基极层；第1导电型半导体的第一体层；第2导电型半导体的发射极层；与第一体层相比第1导电型杂质浓度更高的第1导电型半导体的第二体层；栅极电极；以及栅极绝缘膜；所述二极管具有：阴极电极；阳极电极；第1导电型半导体的第一阳极层；以及与第一阳极层相比第1导电型杂质浓度更高的第1导电型半导体的第二阳极层。并且，第二体层的第1导电型杂质的杂质量比第二阳极层的第1导电型杂质的杂质量多。