公开(公告)号：CN106486530A

公开(公告)日：2017-03-08

申请号：CN201610111559.0

申请日：2016-02-29

Applicant: 株式会社东芝

Inventor： 吉村尚弥 ,  二宫英彰

IPC: H01L29/423 ,  H01L21/28

Abstract: 根据一个实施方式，半导体装置具有：第一导电形的第一半导体区域；第二导电形的第二半导体区域；第一导电形的第三半导体区域；栅极电极；栅极绝缘层；第二导电形的第四半导体区域；第一导电部；及第一绝缘层。栅极电极在与从第一半导体区域向第二半导体区域的第一方向垂直的第二方向上与第二半导体区域并列。第一导电部的至少一部分被第四半导体区域所包围。第一绝缘层的至少一部分设置在第一导电部与第四半导体区域之间。第一绝缘层的在第一方向上位于第一导电部与第一半导体区域之间的部分的厚度，比栅极绝缘层的膜厚薄。

公开(公告)号：CN1309093C

公开(公告)日：2007-04-04

申请号：CN200310118754.9

申请日：2003-12-02

Applicant: 株式会社东芝

Inventor： 井上智树 ,  杉山公一 ,  二宫英彰 ,  小仓常雄

IPC: H01L29/861 ,  H01L29/72 ,  H01L29/78

CPC classification number: H01L29/868 ,  H01L29/0623 ,  H01L29/861 ,  H01L29/872 ,  H01L29/8725

Abstract: 本发明提供一种具有优良逆恢复特性的半导体器件，其具备：基极层，具有第1主表面和与第1主表面相对的第2主表面，由第1导电型半导体构成；第1主电极层，在第1主表面与基极层连接；控制区，贯通第1主电极层，布置在达到基极层内的槽的内部；第2主电极层，在第2主表面与基极层连接，由第1导电型半导体构成。

公开(公告)号：CN103681826A

公开(公告)日：2014-03-26

申请号：CN201310375789.4

申请日：2013-08-26

Applicant: 株式会社东芝

Inventor： 中村和敏 ,  小仓常雄 ,  二宫英彰

IPC: H01L29/739 ,  H01L29/06

CPC classification number: H01L29/7395 ,  H01L29/0696 ,  H01L29/66348 ,  H01L29/7397

Abstract: 本发明提供具备第1～第4半导体层及第1～第5电极的功率用半导体元件。第1电极具有第一面和第二面。第1半导体层设在第一面侧。第2半导体层设在第1半导体层之上，与第1半导体层相比杂质浓度高。第3半导体层设在第2半导体层之上。第4半导体层设在第3半导体层之上。第2电极与第4半导体层电连接。第3电极隔着绝缘膜设于第2及第3半导体层，上端位于第3半导体层，沿第1、第2半导体层的层叠方向延伸。第4电极隔着绝缘膜设于第2及第3半导体层，上端位于第3半导体层，沿层叠方向延伸，与第3电极并列。第5电极隔着绝缘膜而设在第3、第4电极之间，上端位于第3半导体层，沿第1、第2半导体层的层叠方向延伸，与第2电极电连接。

公开(公告)号：CN103681824A

公开(公告)日：2014-03-26

申请号：CN201310367702.9

申请日：2013-08-21

Applicant: 株式会社东芝

Inventor： 中村和敏 ,  松田正 ,  二宫英彰

IPC: H01L29/739 ,  H01L29/06

CPC classification number: H01L29/7393 ,  H01L29/66348 ,  H01L29/7397

Abstract: 一种功率半导体元件，具备第1电极、第1半导体层、第2半导体层、第3半导体层、第4半导体层、第2电极、第1控制电极和第1绝缘膜。第1半导体层设在第1电极之上，是第1导电型。第2半导体层设在第1半导体层之上，是第2导电型。第3半导体层在第1半导体层之上、与第2半导体层离开地设置，是第2导电型。第4半导体层设在第3半导体层之上，是第1导电型。第2电极设在第4半导体层之上，与第4半导体层电连接。第1控制电极在第2半导体层与第3半导体层之间、靠近第3半导体层侧设置。第1绝缘膜设在第1半导体层与第1控制电极之间、第2半导体层与第1控制电极之间、以及第3半导体层与第1控制电极之间。

公开(公告)号：CN1499644A

公开(公告)日：2004-05-26

申请号：CN200310120906.9

申请日：2003-10-31

Applicant: 株式会社东芝

Inventor： 山口正一 ,  二宫英彰 ,  大村一郎 ,  井上智树

IPC: H01L29/70 ,  H01L29/78 ,  H01L27/08

CPC classification number: H01L29/0696 ,  H01L29/0619 ,  H01L29/0839 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/66348 ,  H01L29/7394 ,  H01L29/7395 ,  H01L29/7397

Abstract: 提供一种维持低导通电压且开关特性良好的电力半导体器件。一种电力半导体器件包含：在离开第2导电类型的集电极层(3)的位置，设置用于划分主单元(MR)和伪单元(DR)的间隔来在第1导电类型的第1基极层(1)内设置的多个沟槽(4)。在主单元内设置第2导电类型的第2基极层(7)和第1导电类型的发射极层(8)，在伪单元内设置第2导电类型的缓冲层(9)。与主单元邻接的沟槽内隔着栅绝缘膜(5)设置栅电极(6)。在缓冲层和发射极层之间插入具有无穷大电阻值的缓冲电阻。在伪单元中附加有使从集电极层流入缓冲层而贮存的第1导电类型的载流子数量减少的抑制结构(9a)。

公开(公告)号：CN103681825A

公开(公告)日：2014-03-26

申请号：CN201310372755.X

申请日：2013-08-23

Applicant: 株式会社东芝

Inventor： 小仓常雄 ,  中村和敏 ,  二宫英彰 ,  末代知子 ,  押野雄一

IPC: H01L29/739

CPC classification number: H01L29/7395 ,  H01L29/0696 ,  H01L29/1095 ,  H01L29/4236 ,  H01L29/7397

Abstract: 本发明提供半导体装置。根据一实施方式，半导体装置具备：半导体基板，具有第一及第二主面；多个控制电极，形成于上述半导体基板的上述第一主面所形成的槽的内部，沿与上述第一主面平行的第一方向延伸；多个控制配线，形成于上述半导体基板的上述第一主面上，沿着垂直于上述第一方向的第二方向延伸。上述半导体基板具备：第一导电型的第一半导体层；第二导电型的一个以上的第二半导体层，形成于上述第一半导体层的上述第一主面侧的表面。且上述半导体基板具备：上述第一导电型的一个以上的第三半导体层，形成于上述第二半导体层的上述第一主面侧的表面，沿上述第二方向延伸；上述第二导电型的第四半导体层，形成于上述半导体基板的上述第二主面。

公开(公告)号：CN103681665A

公开(公告)日：2014-03-26

申请号：CN201310375874.0

申请日：2013-08-26

Applicant: 株式会社东芝

Inventor： 末代知子 ,  小仓常雄 ,  中村和敏 ,  押野雄一 ,  二宫英彰 ,  池田佳子

IPC: H01L27/06

CPC classification number: H01L29/7393 ,  H01L29/0696 ,  H01L29/36 ,  H01L29/66348 ,  H01L29/7397

Abstract: IGBT区域设在第1电极上，作为IGBT发挥功能。二极管区域设在第1电极上，作为二极管发挥功能。边界区域设在IGBT区域与二极管区域之间，邻接于IGBT区域和二极管区域。第1导电型的集电区层设于IGBT区域及边界区域，在IGBT区域作为IGBT的集电区发挥功能。第2导电型的阴极层与集电区层分开设置在二极管区域，作为二极管的阴极发挥功能。第2导电型的漂移层在IGBT区域、边界区域以及二极管区域中设在集电区层及阴极层的与第1电极相反的一侧。第1导电型的扩散层在边界区域设在漂移层的与第1电极相反的一侧。

公开(公告)号：CN100527417C

公开(公告)日：2009-08-12

申请号：CN200610005191.6

申请日：2003-10-31

Applicant: 株式会社东芝

Inventor： 山口正一 ,  二宫英彰 ,  大村一郎 ,  井上智树

IPC: H01L27/02 ,  H01L29/739

CPC classification number: H01L29/0696 ,  H01L29/0619 ,  H01L29/0839 ,  H01L29/407 ,  H01L29/4236 ,  H01L29/66348 ,  H01L29/7394 ,  H01L29/7395 ,  H01L29/7397

Abstract: 提供一种维持低导通电压且开关特性良好的电力半导体器件。一种电力半导体器件包含：在离开第2导电类型的集电极层(3)的位置，设置用于划分主单元(MR)和伪单元(DR)的间隔来在第1导电类型的第1基极层(1)内设置的多个沟槽(4)。在主单元内设置第2导电类型的第2基极层(7)和第1导电类型的发射极层(8)，在伪单元内设置第2导电类型的缓冲层(9)。与主单元邻接的沟槽内隔着栅绝缘膜(5)设置栅电极(6)。在缓冲层和发射极层之间插入具有无穷大电阻值的缓冲电阻。在伪单元中附加有使从集电极层流入缓冲层而贮存的第1导电类型的载流子数量减少的抑制结构(9a)。

公开(公告)号：CN106486530B

公开(公告)日：2019-09-17

申请号：CN201610111559.0

申请日：2016-02-29

Applicant: 株式会社东芝

Inventor： 吉村尚弥 ,  二宫英彰

IPC: H01L29/423 ,  H01L21/28

Abstract: 根据一个实施方式，半导体装置具有：第一导电型的第一半导体区域；第二导电型的第二半导体区域；第一导电型的第三半导体区域；栅极电极；栅极绝缘层；第二导电型的第四半导体区域；第一导电部；及第一绝缘层。栅极电极在与从第一半导体区域向第二半导体区域的第一方向垂直的第二方向上与第二半导体区域并列。第一导电部的至少一部分被第四半导体区域所包围。第一绝缘层的至少一部分设置在第一导电部与第四半导体区域之间。第一绝缘层的在第一方向上位于第一导电部与第一半导体区域之间的部分的厚度，比栅极绝缘层的膜厚薄。

公开(公告)号：CN103325786A

公开(公告)日：2013-09-25

申请号：CN201210313559.0

申请日：2012-08-29

Applicant: 株式会社东芝

Inventor： 末代知子 ,  小仓常雄 ,  二宫英彰

IPC: H01L27/082 ,  H01L29/40 ,  H01L29/10

CPC classification number: H01L29/861 ,  H01L29/08 ,  H01L29/0834 ,  H01L29/402 ,  H01L29/7397

Abstract: 能够使形成在相同基板上的不同种类的元件的特性都良好的半导体装置具备：第一导电型的第一半导体层，具有第一及第二面；第二导电型的第二半导体层和第一导电型的第三半导体层，在第一半导体层的第二面侧相互邻接地形成；第二导电型的第四半导体层，在上述第一面侧与第二半导体层对置地形成；第一导电型的第五半导体层，形成在第四半导体层的表面；第二导电型的第六半导体层，在上述第一面侧与第三半导体层对置地形成；和栅电极，形成在贯通第四半导体层的第一沟槽内。第六半导体层的底面的深度比第四半导体层的底面的深度深，第六半导体层的底面与第一半导体层的第二面之间的距离比第四半导体层的底面与第一半导体层的第二面之间的距离短。