公开(公告)号：CN116247094A

公开(公告)日：2023-06-09

申请号：CN202310211017.0

申请日：2023-03-07

Applicant: 复旦大学

Inventor： 王路宇 ,  张鹏浩 ,  徐敏 ,  王强 ,  潘茂林 ,  黄海 ,  黄自强 ,  谢欣灵 ,  徐赛生 ,  王晨 ,  张卫

IPC: H01L29/778 ,  H01L21/335 ,  H01L29/06

Abstract: 本发明提供了一种具有抑制衬底漏电结构的GaNHEMT器件，包括：衬底，以及形成于衬底上的缓冲层；第一P+型掺杂区与第一N+型掺杂区；其中，第一P+型掺杂区形成于缓冲层中；第一N+型掺杂区形成于部分第一P+型掺杂区的表层，且第一P+型掺杂区包裹第一N+型掺杂区；GaNHEMT结构；形成于缓冲层的顶端；其中，GaNHEMT结构包括栅极金属层与漏极金属层；栅极金属层与漏极金属层沿水平方向排列；其中，第一N+型掺杂区覆盖漏极金属层的下方区域，且延伸到第一掺杂区域；第一掺杂区域表征了栅极金属层与漏极金属层之间的下方区域。该方案解决了缓冲层产生漏电通道导致的器件的漏电流的加剧的问题，进而避免出现器件提前击穿现象，实现了器件性能的提高。

公开(公告)号：CN116193866A

公开(公告)日：2023-05-30

申请号：CN202211603880.2

申请日：2022-12-13

Applicant: 复旦大学

Inventor： 孟佳琳 ,  王天宇 ,  陈琳 ,  孙清清 ,  张卫

IPC: H10B53/30 ,  H01L31/18 ,  H10N97/00 ,  H01L27/144 ,  G11C11/22 ,  G06N3/067

Abstract: 本发明公开一种柔性感存算一体存储器及其制备方法。该柔性感存算一体存储器包括以下步骤：在第一金属织物表面形成铁电存储功能层；在第二金属织物表面形成光电探测功能层；将具有光电探测功能层的第二金属织物采用经纬交织的方式与具有铁电存储功能层的第一金属织物进行交叉自组装，构建多端信号同步传入与处理的网络节点结构，用于构建柔性感存算一体化的神经计算网络与系统。

公开(公告)号：CN116110990A

公开(公告)日：2023-05-12

申请号：CN202211628020.4

申请日：2022-12-16

Applicant: 复旦大学 ,  湖北江城实验室

Inventor： 徐航 ,  杨雅芬 ,  朱颢 ,  张卫

IPC: H01L31/0352 ,  H01L31/0216 ,  H01L31/107 ,  H01L31/0392 ,  H01L31/18

Abstract: 本发明公开一种基于SOI结构的雪崩光电二极管器件及其制备方法。该基于SOI结构的雪崩光电二极管器件包括：SOI衬底，其包括背衬底、埋氧化层和顶层硅；在顶层硅中形成有P‑区，在P‑区上部的一侧形成P+区，在P‑区上部的另一侧形成有N+区，以及邻接N+区且位于P+区和N+区间的P区；源极和漏极，分别形成在顶层硅的P+区和N+区上方，并与之相接触；氧化层，覆盖除源极和漏极外的顶层硅表面。通过在N+区附近增加了浅p阱区，消除了由曲率效应引起的边缘击穿现象，同时保证了侧向PN+结发生雪崩倍增，实现了吸收区和倍增区分离。

公开(公告)号：CN110993528B

公开(公告)日：2023-05-02

申请号：CN201911084203.2

申请日：2019-11-07

Applicant: 复旦大学

Inventor： 包文中 ,  郭晓娇 ,  胡荣民 ,  周鹏 ,  张卫

IPC: H01L21/67 ,  H01L21/66

Abstract: 本发明属于湿法刻蚀技术领域，具体为一种湿法刻蚀单面基板的装置。本发明装置主要包括导热底座、带孔防刻蚀液蒸发盖的刻蚀杯、可安拆的温度计和加热型机械搅拌器；其中导热底座是槽壁顶端带关卡的导热浅槽底座及防刻蚀液渗漏的垫子等组成；溶液刻蚀杯是略比底座小的通孔刻蚀容器；防液体蒸发盖为带圆孔的容器盖。本发明设计的湿法刻蚀平板的装置，具有装置结构简单、重复使用性较高、成本低、可实现平板的大面积刻蚀等优势，能满足各领域对大面积单面平板材料的刻蚀的需求。

公开(公告)号：CN115966474A

公开(公告)日：2023-04-14

申请号：CN202211700107.8

申请日：2022-12-28

Applicant: 复旦大学

Inventor： 刘子玉 ,  张卫 ,  崔文菁 ,  汪洋 ,  王浩 ,  陈琳 ,  孙清清

IPC: H01L21/56 ,  H01L21/48 ,  H01L23/31 ,  H01L23/367 ,  H01L23/495

Abstract: 本发明提供了一种扇出型封装结构的制备方法，包括：提供衬底及载板，衬底与载板贴合，衬底包括若干封装区域，封装区域内形成有暴露载板的开口；提供待封装芯片，将待封装芯片置于开口内的载板上，待封装芯片的有源面朝向载板且待封装芯片的厚度小于开口的深度；在开口内形成散热结构，覆盖待封装芯片的侧壁及顶壁；移除载板，暴露待封装芯片的有源面，并在衬底及待封装芯片上形成重布线结构，与有源面连接以电性引出待封装芯片。本发明中，利用散热结构覆盖待封装芯片的侧壁及无源面，使得待封装芯片具有较大的散热面积，从而使得扇出型封装结构具有较佳的散热效果。

公开(公告)号：CN111477625B

公开(公告)日：2023-02-07

申请号：CN202010346220.5

申请日：2020-04-27

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 朱宝 ,  陈琳 ,  孙清清 ,  张卫

IPC: H10B12/00

Abstract: 本发明属于半导体存储器技术领域，具体为一种基于缺陷俘获材料的半浮栅存储器及其制备方法。本发明的半浮栅存储器包括：半导体衬底，为第一掺杂类型；半导体衬底表面的半浮栅阱区，为第二掺杂类型；贯穿半浮栅阱区的U型槽；覆盖U型槽表面的第一栅介质层，在半浮栅阱区形成开口；覆盖第一栅介质层的第一金属栅，在开口处与半浮栅阱区接触；覆盖第一金属栅的浮栅；覆盖浮栅表面和部分半浮栅阱区表面的第二栅介质层，覆盖第二栅介质层的第二金属栅；位于第一栅极叠层和第二栅极叠层两侧的栅极侧墙；位于第一栅极叠层和第二栅极叠层两侧的源极和漏极；浮栅为缺陷俘获材料。本发明可以有效地增强电荷保持能力，从而增加存储器的刷新时间。

公开(公告)号：CN113964202B

公开(公告)日：2023-01-24

申请号：CN202111196555.4

申请日：2021-10-14

Applicant: 上海集成电路制造创新中心有限公司 ,  复旦大学

Inventor： 徐敏 ,  张卫 ,  黄自强 ,  王晨

IPC: H01L29/78 ,  H01L21/66 ,  H01L23/544

Abstract: 本发明提供了一种环栅器件制备的测试方法与系统，其中，将拉曼测试装置引入到环栅器件制备的工艺环节，进而，能够在生长外延层后、刻蚀鳍片后、源漏外延(且伪栅极被去除)、释放牺牲层后、HKMG包裹沟道后等至少之一时间点对沟道对应位置的应力进行测试，在此基础上，测试结果可反应出沟道对应位置应力随制备工艺环节的变化。其中，由于拉曼测试装置的测试光的光斑面积较小，进而，可在测试中表征出较小尺寸的结构应力，同时，该过程中，也不会对样品表面产生损伤。可见，本发明能够在无损的情况下准确对各工艺环节下沟道对应位置的应力进行测试与表征，为制备工艺的进一步分析与改进提供准确、充分的依据。

公开(公告)号：CN113517285B

公开(公告)日：2023-01-06

申请号：CN202110248345.9

申请日：2021-03-08

Applicant: 复旦大学

Inventor： 王天宇 ,  孟佳琳 ,  何振宇 ,  陈琳 ,  孙清清 ,  张卫

IPC: H01L27/10 ,  H01L21/82

Abstract: 本发明属于半导体技术领域，具体为一种二维互补型存储器及其制备方法。本发明二维互补型存储器包括：衬底；底电极阵列，包括多条沿第一方向延伸，沿第二方向排列的线状底电极；在底电极阵列上依次形成的第一BN二维材料层、石墨烯二维材料层、第二BN二维材料层；以及顶电极阵列，包括多条沿第二方向延伸，沿第一方向排列的线状顶电极，其中，所述第一方向与所述第二方向垂直。本发明采用独立的互补型存储器解决交叉阵列中的“潜行电流”问题，提高了材料的选择范围，同时全二维材料构建的范德瓦尔斯异质结作为互补型存储器的功能层，可缩减至原子级别的厚度，有效提高二维存储器的高密度集成能力。

公开(公告)号：CN111769096B

公开(公告)日：2023-01-06

申请号：CN202010561677.8

申请日：2020-06-18

Applicant: 复旦大学 ,  上海集成电路制造创新中心有限公司

Inventor： 张卫 ,  刘子玉 ,  陈琳 ,  孙清清

IPC: H01L23/522 ,  H01L23/48 ,  H01L21/768

Abstract: 本发明属于半导体封装技术领域，具体为一种基于三维电容电感的通用基板及制备方法。本发明的通用基板，具备同时集成在硅通孔内的三维电容电感，且三维电容电感值可以调节。由于，电容电感的电极是分开制备的，可以通过引线键合或再布线对基板上的电容电感进行串联或并联，获得不同电感和电容布局。本发明提供的带有无源器件的通用型基板，不需要每种系统集成时都单独设计基板和无源器件。此外，此种基板有效增大集成系统中电容和电感的值，同时能够在三维集成中将电容电感集成在芯片附近，也能提高三维集成中TSV的功能密度，提高系统集成中硅的利用率。与其他有机PCB板上的离散电容电感相比，集成度大大提高。

公开(公告)号：CN115548116A

公开(公告)日：2022-12-30

申请号：CN202211255558.5

申请日：2022-10-13

Applicant: 复旦大学

Inventor： 王路宇 ,  张鹏浩 ,  徐敏 ,  潘茂林 ,  王强 ,  樊蓉 ,  杨妍楠 ,  谢欣灵 ,  徐赛生 ,  王晨 ,  张卫

IPC: H01L29/778 ,  H01L29/06 ,  H01L29/20 ,  H01L21/335

Abstract: 本发明提供了一种具有栅极保护功能的GaN HEMT器件结构，该器件包括：GaN HEMT器件；第一成核层；所述第一成核层形成于所述GaN HEMT器件上；以及形成于所述第一成核层上的PN二极管；其中，所述PN二极管包括：分别形成于所述第一成核层上的第一区域与第二区域的p+型GaN层与n+型GaN层；以及形成于所述GaN HEMT器件上的阴极与阳极，所述阴极与所述p+型GaN层相连，所述阳极与所述n+型GaN层相连；所述第一区域与所述第二区域沿第一方向相对，所述第一方向表征了纸平面上水平方向；其中，所述PN二极管的击穿电压小于所述GaN HEMT器件的击穿电压。本发明提供的技术方案解决了传统结构GaN HEMT器件的栅极容易被击穿的问题，实现了保护GaN HEMT器件不被破坏的技术效果。