鳍式沟道和平面沟道混合式碳化硅MOSFET及其制备方法

    公开(公告)号:CN120035173A

    公开(公告)日:2025-05-23

    申请号:CN202510186036.1

    申请日:2025-02-20

    Applicant: 复旦大学

    Abstract: 本发明公开一种鳍式沟道和平面沟道混合式碳化硅MOSFET及其制备方法。该器件包括:碳化硅衬底;N型漂移区,形成在碳化硅衬底上;沟道层,形成在N型漂移区上,沟道层包括平面沟道和鳍式沟道,且鳍式沟道位于平面沟道上;底部P型基区,形成在平面沟道上部的两侧区域,与鳍式沟道保持一定距离;底部N+区,形成在底部P型基区的上部;顶部P型基区,形成在鳍式沟道上;顶部N+区,形成在顶部P型基区上;栅介质层,形成在鳍式沟道两侧,覆盖顶部N+区、顶部P型基区和鳍式沟道的侧壁和平面沟道表面;多晶硅栅,形成在栅介质层上;氧化物层,覆盖多晶硅栅;源极欧姆接触,与底部N+区表面和顶部的N+区表面相接触。有效提升器件电流通道密度、降低导通电阻。

    含有N+阱区和隧穿结的高工作温度IGBT器件及其制备方法

    公开(公告)号:CN119170627A

    公开(公告)日:2024-12-20

    申请号:CN202411294364.5

    申请日:2024-09-14

    Applicant: 复旦大学

    Abstract: 本发明公开一种含有N+阱区和隧穿结的高工作温度IGBT器件及其制备方法。该IGBT器件自下而上依次包括集电极,含有N+阱区的P+集电区,N+掺杂的隧穿层,N型场阻止层,N型漂移区,N型载流子存储层,P型基区;沟槽栅贯穿P型基区和N型载流子存储层,N+发射区形成在P型基区上部、位于沟槽栅的两侧,发射极覆盖器件表面;其中,含有N+阱区的P+集电区中,N+阱区的厚度小于P+集电区,其下部与P+集电区平齐并外接集电极电位,其上方为薄层P+集电区;N+掺杂的隧穿层与P+集电区组成隧穿结。N+阱混合集电极结构和重掺杂隧穿结集电极结构协同降低IGBT的器件漏电流,从而提高工作温度。

    一种基于ALD技术的三维堆叠3T0C DRAM的制造方法

    公开(公告)号:CN119012694A

    公开(公告)日:2024-11-22

    申请号:CN202411103093.0

    申请日:2024-08-12

    Abstract: 本发明公开了一种基于ALD技术的三维堆叠3T0C DRAM的制造方法,涉及计算机制造领域。基于一套工艺制程实现两个晶体管的制作,利用一个写晶体管控制两个读晶体管,实现更加灵活的器件和存储应用。同时,还可以制作背栅和双栅结构的读晶体管,工艺上更加灵活。将具有平面双栅或背栅结构的读晶体管和垂直沟道结构的写晶体管实现三维堆叠,提高无电容DRAM的应用场景,工艺稳定性。背栅基础上制作顶栅器件,能够提高读晶体管性能,实现灵活读取,并与其他器件更方便互联,拓宽无电容DRAM应用范围。本发明设计的工艺流程具有较好工艺可行性,提供了更广泛的应用可能。

    一种感光增强的视觉神经形态器件及其制备方法

    公开(公告)号:CN113964231B

    公开(公告)日:2024-11-01

    申请号:CN202111156457.8

    申请日:2021-09-30

    Applicant: 复旦大学

    Abstract: 本发明公开一种感光增强的视觉神经形态器件及其制备方法。该感光增强的视觉神经形态器件包括:衬底;背栅电极,形成在所述衬底上;底层介质/钙钛矿量子点/顶层介质叠层结构,形成在所述背栅电极上,其中,所述底层介质和所述顶层介质为致密的氧化物,并且具有氧空位缺陷,所述底层介质作为存储功能层;二维材料层,其为能带可与可见光波段进行匹配,在光照的作用下可以产生空穴电子对,并且电子占据主导作用的n型二维材料,作为沟道,实现基础感光功能,形成在所述顶层介质上;源电极和漏电极,形成在所述二维材料层的两端;利用钙钛矿量子点与二维材料的耦合作用增强器件感光效应,在同一器件实现光学信息的感知、计算与存储功能。

    一种逆导型IGBT结构及其制造方法
    8.
    发明公开

    公开(公告)号:CN118156294A

    公开(公告)日:2024-06-07

    申请号:CN202410381247.6

    申请日:2024-04-01

    Applicant: 复旦大学

    Abstract: 本发明公开一种逆导型IGBT结构及其制造方法。该逆导型IGBT结构自下而上包括集电极,彼此相接的N+集电极区和P+集电极区,N‑层,P型浮空层,N型场阻止层和N型漂移区;P型基区,形成在N型漂移区上部的一端;N阱区,形成在P型基区上部的部分区域;栅氧化层和氧化层,分别形成在N型漂移区上方的两端,使部分N阱区表面露出,形成欧姆接触孔;多晶硅层,形成在栅氧化层上;发射极,形成在氧化层上,并在欧姆接触孔处与N阱区相接触。

Patent Agency Ranking