图像传感器矩阵、电子设备及成像方法

    公开(公告)号:CN119233065B

    公开(公告)日:2025-03-04

    申请号:CN202411730556.6

    申请日:2024-11-29

    Abstract: 本发明提供了一种图像传感器矩阵、电子设备及成像方法,涉及图像采集技术领域,包括衬底层和至少一个图像采集单元,所述图像采集单元分别焊接固定在所述衬底层上,各个所述图像采集单元分别包括至少两个图像传感器;各个所述图像传感器的景深范围分别位于互相独立的区域内;相邻所述图像采集单元在同一水平投影面上紧密排布;各个所述图像传感器距离镜头的排列高度依次呈阶梯状递进分布。本发明通过将各个图像传感器间的景深宽度依次进行首尾相接的连续排布,能够获得被摄目标清晰成像的最大景深距离,同时配合图像融合技术,有利于满足对被摄目标物体进行远距离或超远距离的拍摄需求。

    集总式同相功率合成电路及功率放大器

    公开(公告)号:CN119496483A

    公开(公告)日:2025-02-21

    申请号:CN202510081012.X

    申请日:2025-01-20

    Applicant: 复旦大学

    Inventor: 郭嘉帅 张卫

    Abstract: 本发明涉及无线通讯技术领域,提供了一种集总式同相功率合成电路及功率放大器,包括第一信号输入端、第二信号输入端、输入阻抗匹配电路、第一谐波抑制电路、第二谐波抑制电路、第一低通滤波电路、第二低通滤波电路、高通滤波电路以及信号合成输出端;输入阻抗匹配电路用于提供电源和阻抗匹配;第一谐波抑制电路用于对输入阻抗匹配电路的第一端输出的信号实现二次谐波滤除;第二谐波抑制电路用于对输入阻抗匹配电路的第二端输出的信号实现二次谐波滤除;第一低通滤波电路用于对输入阻抗匹配电路的第一端输出的信号进行滤波处理。本发明的集总式同相功率合成电路具备阻抗变换特性,同时具备低成本,高隔离和高集成度等优势。

    图像传感器矩阵、电子设备及成像方法

    公开(公告)号:CN119233065A

    公开(公告)日:2024-12-31

    申请号:CN202411730556.6

    申请日:2024-11-29

    Abstract: 本发明提供了一种图像传感器矩阵、电子设备及成像方法,涉及图像采集技术领域,包括衬底层和至少一个图像采集单元,所述图像采集单元分别焊接固定在所述衬底层上,各个所述图像采集单元分别包括至少两个图像传感器;各个所述图像传感器的景深范围分别位于互相独立的区域内;相邻所述图像采集单元在同一水平投影面上紧密排布;各个所述图像传感器距离镜头的排列高度依次呈阶梯状递进分布。本发明通过将各个图像传感器间的景深宽度依次进行首尾相接的连续排布,能够获得被摄目标清晰成像的最大景深距离,同时配合图像融合技术,有利于满足对被摄目标物体进行远距离或超远距离的拍摄需求。

    环栅器件及其外延方法
    5.
    发明公开

    公开(公告)号:CN119181641A

    公开(公告)日:2024-12-24

    申请号:CN202310753033.2

    申请日:2023-06-21

    Applicant: 复旦大学

    Abstract: 本发明提供一种环栅器件及其外延方法,方法包括:S1,提供一衬底,在垂直于衬底的方向上形成交替堆叠的N层沟道层和N层鳍片层;S2,基于衬底和鳍片层进行第一次外延生长,以形成底部种子层和岛状种子层;底部种子层生成于衬底的表面,岛状种子层形成于N层鳍片层的表面;S3,刻蚀底部种子层和岛状种子层,以消除未与底部种子层合并的岛状种子层;S4,基于底部种子层和鳍片层进行第M次外延生长,以使底部种子层增厚,以合并暴露于底侧的岛状种子层,M和N均为任意大于1的整数;S5,交替重复S3‑S4,直至底部种子层与位于顶侧的岛状种子层合并,以形成源极外延层和漏极外延层。该方法用于形成无错位或空隙的源漏外延,提升环栅器件的质量。

    含有N+阱区和隧穿结的高工作温度IGBT器件及其制备方法

    公开(公告)号:CN119170627A

    公开(公告)日:2024-12-20

    申请号:CN202411294364.5

    申请日:2024-09-14

    Applicant: 复旦大学

    Abstract: 本发明公开一种含有N+阱区和隧穿结的高工作温度IGBT器件及其制备方法。该IGBT器件自下而上依次包括集电极,含有N+阱区的P+集电区,N+掺杂的隧穿层,N型场阻止层,N型漂移区,N型载流子存储层,P型基区;沟槽栅贯穿P型基区和N型载流子存储层,N+发射区形成在P型基区上部、位于沟槽栅的两侧,发射极覆盖器件表面;其中,含有N+阱区的P+集电区中,N+阱区的厚度小于P+集电区,其下部与P+集电区平齐并外接集电极电位,其上方为薄层P+集电区;N+掺杂的隧穿层与P+集电区组成隧穿结。N+阱混合集电极结构和重掺杂隧穿结集电极结构协同降低IGBT的器件漏电流,从而提高工作温度。

    重掺杂衬底源区围栅晶体管、电子设备及制备方法

    公开(公告)号:CN118899340A

    公开(公告)日:2024-11-05

    申请号:CN202410933544.7

    申请日:2024-07-12

    Abstract: 本发明提供了一种重掺杂衬底源区围栅晶体管,包括衬底、源区、漏区、围栅沟道控制栅以及沟道层;其中源区、漏区及沟道层沿第一方向排列;源区与漏区中重掺杂有第一离子;其中,第一方向表征为所述围栅MOSFET器件的沟道的方向;衬底中形成有一衬底源区,衬底源区与源区相对设置,且衬底源区在第一方向上的宽度大于源区在第一方向上的宽度,衬底源区重掺杂有第二离子,且第二离子的类型与第一离子的类型相反。该技术方案能有效地抑制围栅晶体管底部的关态寄生泄漏电流,且实现方式更加简便。

    一种感光增强的视觉神经形态器件及其制备方法

    公开(公告)号:CN113964231B

    公开(公告)日:2024-11-01

    申请号:CN202111156457.8

    申请日:2021-09-30

    Applicant: 复旦大学

    Abstract: 本发明公开一种感光增强的视觉神经形态器件及其制备方法。该感光增强的视觉神经形态器件包括:衬底;背栅电极,形成在所述衬底上;底层介质/钙钛矿量子点/顶层介质叠层结构,形成在所述背栅电极上,其中,所述底层介质和所述顶层介质为致密的氧化物,并且具有氧空位缺陷,所述底层介质作为存储功能层;二维材料层,其为能带可与可见光波段进行匹配,在光照的作用下可以产生空穴电子对,并且电子占据主导作用的n型二维材料,作为沟道,实现基础感光功能,形成在所述顶层介质上;源电极和漏电极,形成在所述二维材料层的两端;利用钙钛矿量子点与二维材料的耦合作用增强器件感光效应,在同一器件实现光学信息的感知、计算与存储功能。

    ESD保护器件及芯片
    10.
    发明公开

    公开(公告)号:CN118676138A

    公开(公告)日:2024-09-20

    申请号:CN202410852660.6

    申请日:2024-06-27

    Abstract: 本发明涉及一种ESD保护器件及芯片,所述器件包括:N型区;P型区,与N型区相邻设置;P型掺杂区,位于N型区中;第一N型掺杂区,位于P型区中;第二N型掺杂区,位于P型区中,第一N型掺杂区位于第二N型掺杂区与P型掺杂区之间;第一栅极,位于第一N型掺杂区和第二N型掺杂区之间的区域的上方;第一N型掺杂区和第一栅极连接ESD保护器件的负极,P型掺杂区连接ESD保护器件的正极;ESD保护器件还包括分压单元,分压单元的一端连接第二N型掺杂区、另一端连接ESD保护器件的正极。本发明既发挥了GGNMOS导通快的特点,又发挥了SCR放电能力强的特点。同时,由于初始使用GGNMOS泄放一部分电流,可以使保持电流大幅度抬升,有效提升ESD保护器件的抗闩锁能力。

Patent Agency Ranking