-
公开(公告)号：CN116110990A
公开(公告)日：2023-05-12
申请号：CN202211628020.4
申请日：2022-12-16
IPC: H01L31/0352 , H01L31/0216 , H01L31/107 , H01L31/0392 , H01L31/18
Abstract: 本发明公开一种基于SOI结构的雪崩光电二极管器件及其制备方法。该基于SOI结构的雪崩光电二极管器件包括：SOI衬底，其包括背衬底、埋氧化层和顶层硅；在顶层硅中形成有P‑区，在P‑区上部的一侧形成P+区，在P‑区上部的另一侧形成有N+区，以及邻接N+区且位于P+区和N+区间的P区；源极和漏极，分别形成在顶层硅的P+区和N+区上方，并与之相接触；氧化层，覆盖除源极和漏极外的顶层硅表面。通过在N+区附近增加了浅p阱区，消除了由曲率效应引起的边缘击穿现象，同时保证了侧向PN+结发生雪崩倍增，实现了吸收区和倍增区分离。
-
公开(公告)号：CN115911183A
公开(公告)日：2023-04-04
申请号：CN202211627567.2
申请日：2022-12-16
IPC: H01L31/18 , H01L31/107 , H01L31/0352
Abstract: 本发明公开一种雪崩光电二极管器件及其制备方法。该雪崩光电二极管器件包括：硅衬底；在硅衬底中形成有倒分布的深P阱，在其上方形成有P‑区；在P‑区上部的一侧形成P+区，在P‑区上部的另一侧形成有N+区，以及邻接N+区且位于P+区和N+区间的P区；源极和漏极，分别形成在硅衬底的P+区和N+区上方，并与之相接触；氧化层，覆盖源极和漏极外的硅衬底表面。与CMOS工艺兼容，可检测低强度光，适用于ToF测距传感器。
-
公开(公告)号：CN115763016A
公开(公告)日：2023-03-07
申请号：CN202211701586.5
申请日：2022-12-28
IPC: H01F27/34 , H01F27/245 , H01F27/30 , H01F1/10 , H01F1/34
Abstract: 本发明提供了一种三维电感器及电子装置，所述三维电感器包括：基板，所述基板具有相对的第一面及第二面；线圈，由若干第一导线和若干第二导线依次连接而成，所述第一导线贯穿所述基板，所述第二导线沿所述第一面及所述第二面延伸；磁芯，设于所述基板内且被所述线圈环绕或包围，包括若干由锆钛酸铅薄膜形成的第一通磁面，所述第一通磁面平行于所述第一导线且若干所述第一通磁面形成环形结构。本发明中，采用锆钛酸铅薄膜覆盖环形沟槽的内壁所形成的薄膜结构作为磁芯不仅在制作工艺上较为容易实现，还可同时提高三维电感器的电感值及品质因子。
-
公开(公告)号：CN116190356A
公开(公告)日：2023-05-30
申请号：CN202211701615.8
申请日：2022-12-28
Abstract: 本发明提供了一种三维电感器的制备方法，包括：提供衬底，第一面上形成有环形沟槽；形成锆钛酸铅薄膜覆盖环形沟槽的内壁，以形成三维电感器的磁芯；形成若干通孔至少部分环绕环形沟槽，通孔的深度大于或等于环形沟槽的深度，并在通孔内形成第一导线；在第一面形成若干第二导线连接第一导线；从第二面减薄衬底至暴露第一导线，并形成第二导线连接第一导线，第一导线及第二导线环绕磁芯并作为三维电感器的线圈。本发明中，采用锆钛酸铅薄膜覆盖环形沟槽的内壁所形成的薄膜结构作为磁芯不仅在制作工艺上较为容易实现，还可同时提高三维电感器的电感值及品质因子。
-
公开(公告)号：CN119233065B
公开(公告)日：2025-03-04
申请号：CN202411730556.6
申请日：2024-11-29
Abstract: 本发明提供了一种图像传感器矩阵、电子设备及成像方法，涉及图像采集技术领域，包括衬底层和至少一个图像采集单元，所述图像采集单元分别焊接固定在所述衬底层上，各个所述图像采集单元分别包括至少两个图像传感器；各个所述图像传感器的景深范围分别位于互相独立的区域内；相邻所述图像采集单元在同一水平投影面上紧密排布；各个所述图像传感器距离镜头的排列高度依次呈阶梯状递进分布。本发明通过将各个图像传感器间的景深宽度依次进行首尾相接的连续排布，能够获得被摄目标清晰成像的最大景深距离，同时配合图像融合技术，有利于满足对被摄目标物体进行远距离或超远距离的拍摄需求。
-
Patent Agency Ranking
公开(公告)号：CN119496483A
公开(公告)日：2025-02-21
申请号：CN202510081012.X
申请日：2025-01-20
Applicant: 复旦大学
Abstract: 本发明涉及无线通讯技术领域，提供了一种集总式同相功率合成电路及功率放大器，包括第一信号输入端、第二信号输入端、输入阻抗匹配电路、第一谐波抑制电路、第二谐波抑制电路、第一低通滤波电路、第二低通滤波电路、高通滤波电路以及信号合成输出端；输入阻抗匹配电路用于提供电源和阻抗匹配；第一谐波抑制电路用于对输入阻抗匹配电路的第一端输出的信号实现二次谐波滤除；第二谐波抑制电路用于对输入阻抗匹配电路的第二端输出的信号实现二次谐波滤除；第一低通滤波电路用于对输入阻抗匹配电路的第一端输出的信号进行滤波处理。本发明的集总式同相功率合成电路具备阻抗变换特性，同时具备低成本，高隔离和高集成度等优势。
-
公开(公告)号：CN119233065A
公开(公告)日：2024-12-31
申请号：CN202411730556.6
申请日：2024-11-29
Abstract: 本发明提供了一种图像传感器矩阵、电子设备及成像方法，涉及图像采集技术领域，包括衬底层和至少一个图像采集单元，所述图像采集单元分别焊接固定在所述衬底层上，各个所述图像采集单元分别包括至少两个图像传感器；各个所述图像传感器的景深范围分别位于互相独立的区域内；相邻所述图像采集单元在同一水平投影面上紧密排布；各个所述图像传感器距离镜头的排列高度依次呈阶梯状递进分布。本发明通过将各个图像传感器间的景深宽度依次进行首尾相接的连续排布，能够获得被摄目标清晰成像的最大景深距离，同时配合图像融合技术，有利于满足对被摄目标物体进行远距离或超远距离的拍摄需求。
-
公开(公告)号：CN119212550A
公开(公告)日：2024-12-27
申请号：CN202411340103.2
申请日：2024-09-25
Applicant: 复旦大学
Abstract: 本发明公开一种基于氧化物电极的铪基铁电存储器及其制备方法。该制备方法包括以下步骤：在衬底上生长金属底电极；生长铪基铁电材料层；生长TiN层作为覆盖层，并进行退火，然后去除TiN覆盖层；形成氧化物顶电极；其中，通过调控氧化物电极中的氧空位含量和厚度，优化电极和铁电功能层界面特性。
-
公开(公告)号：CN119181641A
公开(公告)日：2024-12-24
申请号：CN202310753033.2
申请日：2023-06-21
Applicant: 复旦大学
IPC: H01L21/336 , H01L29/78 , H01L29/08
Abstract: 本发明提供一种环栅器件及其外延方法，方法包括：S1，提供一衬底，在垂直于衬底的方向上形成交替堆叠的N层沟道层和N层鳍片层；S2，基于衬底和鳍片层进行第一次外延生长，以形成底部种子层和岛状种子层；底部种子层生成于衬底的表面，岛状种子层形成于N层鳍片层的表面；S3，刻蚀底部种子层和岛状种子层，以消除未与底部种子层合并的岛状种子层；S4，基于底部种子层和鳍片层进行第M次外延生长，以使底部种子层增厚，以合并暴露于底侧的岛状种子层，M和N均为任意大于1的整数；S5，交替重复S3‑S4，直至底部种子层与位于顶侧的岛状种子层合并，以形成源极外延层和漏极外延层。该方法用于形成无错位或空隙的源漏外延，提升环栅器件的质量。
-
公开(公告)号：CN119170627A
公开(公告)日：2024-12-20
申请号：CN202411294364.5
申请日：2024-09-14
Applicant: 复旦大学
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明公开一种含有N+阱区和隧穿结的高工作温度IGBT器件及其制备方法。该IGBT器件自下而上依次包括集电极，含有N+阱区的P+集电区，N+掺杂的隧穿层，N型场阻止层，N型漂移区，N型载流子存储层，P型基区；沟槽栅贯穿P型基区和N型载流子存储层，N+发射区形成在P型基区上部、位于沟槽栅的两侧，发射极覆盖器件表面；其中，含有N+阱区的P+集电区中，N+阱区的厚度小于P+集电区，其下部与P+集电区平齐并外接集电极电位，其上方为薄层P+集电区；N+掺杂的隧穿层与P+集电区组成隧穿结。N+阱混合集电极结构和重掺杂隧穿结集电极结构协同降低IGBT的器件漏电流，从而提高工作温度。
-
-
-
-
-
-
-
-
-
Search Results
918
records
(took 0.047 seconds)
