-
公开(公告)号：CN118742885A
公开(公告)日：2024-10-01
申请号：CN202380022858.5
申请日：2023-02-27
Applicant: 国际商业机器公司
IPC: G06F7/58
Abstract: 一种包括电阻式随机存取存储器(RRAM)器件的随机数生成器，所述RRAM器件包括：第一电极；第二电极；位于第一和第二电极之间的第三电极；至少一个电绝缘层，其将所述第一电极和所述第二电极与所述第三电极隔离，其中所述至少一个电绝缘层具有基本上均匀的厚度；第一细丝，所述第一细丝是导电的并且延伸穿过所述至少一个电绝缘层；第二细丝，位于所述至少一个电绝缘层中并且不延伸穿过所述至少一个电绝缘层；电压源，被配置为向所述第一电极和所述第二电极中的至少一个施加电压；以及电压传感器，其被配置为感测第三电极的电压，以便确定第一细丝或第二细丝中的哪个更具电阻性。
-
公开(公告)号：CN116670765A
公开(公告)日：2023-08-29
申请号：CN202180085602.X
申请日：2021-10-27
Applicant: 国际商业机器公司
IPC: G11C13/00
Abstract: 一种电子电路包括：多条字线；多条位线(703‑1，703‑2)，其在多个网格点处与所述多个字线(701‑1，701‑2)相交；以及多个存储器内处理单元，其位于所述多个网格点处。所述存储器内处理单元中的每个包括第一开关，所述第一开关具有耦合到所述字线中的对应字线的第一端子和第二端子；第二开关，所述第二开关具有耦合到所述第一开关的所述第二端子的第一端子和耦合到所述位线中的对应位线的第二端子；以及非易失性可调谐电容器，所述非易失性可调谐电容器具有耦合到所述第一开关的所述第二端子和所述开关的所述第一端子的一个电极，并且具有耦合到地的另一电极。
-
公开(公告)号：CN116615805A
公开(公告)日：2023-08-18
申请号：CN202180082927.2
申请日：2021-12-03
Applicant: 国际商业机器公司
Inventor： A·雷兹尼切克 , 康宗圣 , 安藤崇志 , B·赫克马绍尔塔巴里
IPC: H01L29/66
Abstract: 提供一种形成半导体结构的方法。该半导体结构包括在衬底上的两个相邻鳍状物(4)。栅极堆叠体在两个相邻鳍状物中的每个鳍状物上。该半导体结构包括在两个相邻鳍状物中的每个鳍状物的第一端上的第一源极/漏极以及在两个相邻鳍状物中的每个鳍状物的第二端上的第二源极/漏极。半导体结构包括位于两个相邻鳍状物中的每个鳍状物的第一端上的至少第一源极/漏极上的开关层(110)和位于开关层上的顶部电极(111)。金属材料(116)在半导体结构中的顶部电极之上。
-
公开(公告)号：CN116601709A
公开(公告)日：2023-08-15
申请号：CN202180082357.7
申请日：2021-10-25
Applicant: 国际商业机器公司
Abstract: 在使用或形成半导体结构的方法中。该半导体结构可包括具有第一电极和第二电极的电阻式随机存取存储器(RRAM)栅极。RRAM栅极还可包括开关层，该开关层包括具有开关层k值和开关层热导率的电介质材料。RRAM栅极还可包括互补开关(CS)缓解层，该CS缓解层具有低于开关层k值的CSk值和高于开关层热导率的CS热导率的材料。
-
公开(公告)号：CN116584168A
公开(公告)日：2023-08-11
申请号：CN202180079488.X
申请日：2021-10-18
Applicant: 国际商业机器公司
Abstract: 一种蘑菇型相变存储器(PCM)器件，包括：衬底；下互连，被设置在衬底中；第一电介质层，被设置在衬底上；底电极，被设置在第一电介质层中并且在第一电介质层的上表面上方延伸；类型漂移减轻内衬，环绕在第一电介质层的上表面上方延伸的底电极的上部；PCM元件，被设置在内衬和底电极的上表面上；顶电极，被设置在PCM元件上；以及第二电介质层，被设置在第一电介质层的暴露部分和顶电极上，其中第二电介质层被设置在内衬、PCM元件和顶电极的侧壁上。
-
Patent Agency Ranking
公开(公告)号：CN116264869A
公开(公告)日：2023-06-16
申请号：CN202180068268.7
申请日：2021-09-14
Applicant: 国际商业机器公司
Inventor： B·赫克马绍尔塔巴里 , A·雷兹尼彻 , 安藤崇志 , 龚南博
Abstract: 一种电路(400)包括与垂直场效应晶体管集成的低压闪速存储器(200)和非易失性存储器元件(100)。低压闪速存储器通过垂直场效应晶体管、一条或多条位线和一条或多条字线与非易失性存储器元件耦合。低压闪速存储器可以提供较低的显著电导，非易失性存储器元件可以提供较高的显著电导。低电压闪速存储器可以包括源极和漏极。源极可以通过外延通道与漏极分开。低压闪速存储器可以包括浮置栅极。浮置栅极可以通过第一电介质层与外延通道分开。低压闪速存储器可以包括控制栅极。控制栅极可以通过第二电介质层与浮置栅极分开。
-
公开(公告)号：CN115191030B
公开(公告)日：2023-05-23
申请号：CN202180017547.0
申请日：2021-03-19
Applicant: 国际商业机器公司
Abstract: 一种技术涉及使用控制系统(220)在中间范围条件下偏置电阻处理单元(102)的交叉阵列(100)，所述中间范围条件使得所述电阻处理单元(102)的电阻产生具有大约相等的比例的低值和高值的随机输出。控制系统(220)通过将电阻处理单元(102)的电阻设置为迫使低值和高值已经由中间范围条件导致的状态来加强随机输出的低值和高值。加强低值和高值使得即使当电阻处理单元(102)的交叉阵列(100)未在中间范围条件下被偏置时，随机输出也是永久的。控制系统(220)响应于加强随机输出的低值和高值而记录随机输出的低值和高值的序列。
-
公开(公告)号：CN113228322A
公开(公告)日：2021-08-06
申请号：CN202080007813.7
申请日：2020-01-28
Applicant: 国际商业机器公司
IPC: H01L45/00 , H01L27/24 , H01L27/088 , H01L21/28
Abstract: 提供了一种电阻式存储器结构。该电阻式存储器结构包括衬底上的垂直鳍部，其中，垂直鳍部的侧壁各自具有{100}晶面。该电阻式存储器结构还包括垂直鳍部上的鳍部模板、以及垂直鳍部上的栅极结构。该电阻式存储器结构还包括在垂直鳍部的相对侧壁上的顶部源极/漏极，以及在顶部源极/漏极上的底部电极层，其中，底部电极层在鳍部模板的相对侧上。该电阻式存储器结构还包括在底部电极层的一部分上的第一中间电阻层、在第一中间电阻层上的顶部电极层及在底部电极层的一部分上的第一电触点。
-
公开(公告)号：CN111295771A
公开(公告)日：2020-06-16
申请号：CN201880071062.8
申请日：2018-11-01
Applicant: 国际商业机器公司
IPC: H01L45/00
Abstract: 本发明提供了一种用于形成半导体器件的方法。该方法包括：在半导体衬底之上沉积绝缘层，蚀刻绝缘层以形成用于接收第一导电材料的多个沟槽，在多个沟槽中的至少一个沟槽之上形成电阻切换存储器元件，电阻切换存储器元件具有形成在其上的导电盖，以及在沟槽之上沉积电介质盖。该方法还包括蚀刻绝缘层的部分以暴露形成在电阻切换存储器元件上方的电介质盖的一部分，蚀刻电介质盖的暴露部分以暴露电阻切换存储器元件的导电盖，以及形成与导电盖的暴露部分直接接触的阻挡层。
-
公开(公告)号：CN103050515B
公开(公告)日：2016-04-13
申请号：CN201210385506.X
申请日：2012-10-12
Applicant: 国际商业机器公司
IPC: H01L29/423 , H01L29/78 , H01L21/28 , H01L21/336
CPC classification number: H01L29/66803 , H01L29/785
Abstract: 本发明提供一种晶体管，例如，FinFET，该晶体管包括设置在基板之上的栅极结构。栅极结构具有宽度以及限定栅极结构的两个相对侧壁的长度和高度。晶体管还包括:至少一个导电沟道，设在源极区域和漏极区域之间且通过栅极结构的侧壁；电介质层，设置在栅极结构之上以及导电沟道的在栅极结构外侧的部分之上；以及气隙，设在电介质层下。气隙设置为相邻于栅极结构的侧壁且用于减小晶体管的寄生电容。本发明还公开了制造该晶体管的至少一种方法。
-
-
-
-
-
-
-
-
-
Search Results
57
records
(took 0.028 seconds)
