公开(公告)号：CN103531477B

公开(公告)日：2016-04-06

申请号：CN201210479477.3

申请日：2012-11-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴伟豪 ,  杨凯杰 ,  谢文兴 ,  后藤贤一 ,  吴志强

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/823821

Abstract: 提供了形成具有优越的重复性和可靠性的半导体FinFET器件的方法和结构，所述方法和结构包括提供精确形成在半导体鳍下方的APT(抗穿通)层。在形成半导体鳍的材料形成之前，形成n型APT层和p型APT层。在一些实施例中，在精确设定位置的APT层和半导体鳍之间加入阻挡层。采用离子注入方法和外延生长方法在半导体衬底表面中形成适当掺杂的APT层。采用外延生长/沉积方法在APT层上方形成鳍材料。本发明提供了具有位于下方的嵌入式抗穿通层的FinFET方法和结构。

公开(公告)号：CN105023945A

公开(公告)日：2015-11-04

申请号：CN201410341585.3

申请日：2014-07-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余宗兴 ,  刘佳雯 ,  徐烨 ,  后藤贤一

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7834 ,  H01L21/26506 ,  H01L29/1045 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/66492 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66651 ,  H01L29/7848

Abstract: 本发明描述了一种半导体器件及其形成方法。半导体器件包括位于半导体复合层中并邻近沟道的有源区域。该有源区域包括具有第一掺杂剂浓度的第一有源区域层、位于第一有源区域层上方并具有第二掺杂剂浓度的第二有源区域层、以及位于第二有源区域层上方并具有第三掺杂剂浓度的第三有源区域层。第三掺杂剂浓度大于第二掺杂剂浓度，并且第二掺杂剂浓度大于第一掺杂剂浓度。该沟道包括位于第一沟道层上方并包含碳的第二沟道层以及位于第二沟道层上方的第三沟道层。相较于不具有有源区域和沟道结构的半导体器件，有源区域结构提高了驱动电流并减小了接触电阻，并且该沟道结构增加了短沟道控制。

公开(公告)号：CN101931000B

公开(公告)日：2012-08-22

申请号：CN201010248413.3

申请日：2008-01-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 克里希那布瓦卡 ,  后藤贤一

IPC: H01L29/739 ,  H01L21/329

CPC classification number: H01L29/66545 ,  H01L29/66356 ,  H01L29/7391

Abstract: 本发明关于一种半导体装置及形成该半导体装置的方法。该具低能带间隙层的半导体装置包括：含一半导体材质；一栅介电层，位于低能带间隙层上，其中低能带间隙层的能阶低于硅能阶；一栅极，覆盖于栅介电层上；一与栅介电层邻接的第一源/漏极区，其中第一源/漏极区具有一第一传导特性；一与栅介电层邻接的第二源/漏极区，其中第二源/漏极区具有一与第一传导特性相反的第二传导特性。低能带间隙层位于第一及第二源/漏极区间且为无杂质或具有小于1x1015/cm-3的掺杂浓度杂质，第一源/漏极区及第二源/漏极区的能阶大于低能带间隙层。本发明的半导体装置使一p-通道及n-通道的场效电晶体装置均衡的效能，并降低漏电流，改进次临界摆幅及开启电流的特性。

公开(公告)号：CN101673765B

公开(公告)日：2011-08-31

申请号：CN200910169146.8

申请日：2009-09-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄焕宗 ,  杨士洪 ,  益冈有里 ,  后藤贤一

IPC: H01L29/78 ,  H01L29/49 ,  H01L27/04 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/7833 ,  H01L21/28088 ,  H01L29/42376 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66553 ,  H01L29/6656 ,  H01L29/6659

Abstract: 本发明提供一种半导体装置及其制造方法。上述半导体装置包括半导体基板，其具有源极区和漏极区，半导体基板定义从源极区至漏极区的第一尺寸；栅极堆叠结构，设置于半导体基板上且水平地部分介于源极区和漏极区之间。栅极堆叠结构包括第一金属物，设置于高介电常数介电层上且邻接源极区和漏极区的边缘，第一金属物具有第一功函数且定义平行于第一尺寸的第二尺寸；第二金属物，介于源极区和漏极区之间，其具有不同于第一功函数的第二功函数且定义平行于第一尺寸的第三尺寸，第三尺寸小于第二尺寸，第一功函数接近于能带的带隙中间值，第二功函数接近于能带的带隙边缘值。本发明能够增加调整短通道效应和起始电压的自由度。

公开(公告)号：CN116133359A

公开(公告)日：2023-05-16

申请号：CN202210926007.0

申请日：2022-08-03

Applicant: 台湾积体电路制造股份有限公司

Inventor： 后藤贤一 ,  吴正一

IPC: H10B10/00

Abstract: 本申请的实施例提供了一种半导体器件以及制造存储器器件的方法，半导体器件包括衬底、衬底上方的第一层和第一层上方的第二层。第一层包括第一鳍结构、与第一鳍结构重叠以形成第一传输门晶体管的第一栅极结构、以及与第一栅极结构分离并与第一鳍结构重叠以形成第二栅极结构的第一下拉晶体管。第二层包括设置在第二栅极结构上方并连接到第二栅极结构的第三栅极结构、设置在第三栅极结构上的第一半导体氧化物结构、以及设置在第一半导体氧化物结构上的第一漏极/源极区和第二漏极/源极区。其中第三栅极结构、第一半导体氧化物结构、第一漏极/源极区和第二漏极/源极区构成第一上拉晶体管。

公开(公告)号：CN108122763A

公开(公告)日：2018-06-05

申请号：CN201710248955.2

申请日：2017-04-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林佑明 ,  后藤贤一

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L29/66795 ,  H01L21/02167 ,  H01L21/0217 ,  H01L21/02266 ,  H01L21/02271 ,  H01L21/0228 ,  H01L21/02381 ,  H01L21/02422 ,  H01L21/02521 ,  H01L21/02527 ,  H01L21/02568 ,  H01L21/0262 ,  H01L21/76805 ,  H01L21/76895 ,  H01L21/76897 ,  H01L23/535 ,  H01L29/1037 ,  H01L29/1606 ,  H01L29/24 ,  H01L29/41791 ,  H01L29/66545 ,  H01L29/785

Abstract: 一种半导体元件的制造方法，半导体元件包括鳍状场效晶体管元件，含有突出于基材层的鳍状结构，且鳍状结构沿第一方向延伸若干长度。通道层是形成于鳍状结构上。栅极堆叠包含栅极电极层和栅极介电层，形成于通道区上并沿垂直于第一方向的第二方向延伸，且覆盖鳍状结构的部分长度。源极和漏极是形成于沟渠上，且沟渠延伸入鳍状结构至其至少30％的高度。

公开(公告)号：CN102983165B

公开(公告)日：2015-06-10

申请号：CN201210237611.9

申请日：2012-07-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴志强 ,  后藤贤一 ,  谢文兴 ,  何炯煦 ,  王志庆 ,  黄靖方

IPC: H01L29/78 ,  H01L29/04 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L21/02362 ,  H01L21/02123 ,  H01L21/02293 ,  H01L21/0234 ,  H01L29/1054 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明公开了用于控制沟道厚度和阻止因小部件而产生变化的系统与方法。一种实施例包括在衬底上形成凸起的鳍状件和在所述鳍状件上方形成覆盖层。所述沟道载流子被重掺杂的鳍状件排斥，但是限制在所述覆盖层内。这形成允许对栅极更大静电控制的薄沟道。本发明还公开了一种控制沟道厚度的FinFET设计。

公开(公告)号：CN103531477A

公开(公告)日：2014-01-22

申请号：CN201210479477.3

申请日：2012-11-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴伟豪 ,  杨凯杰 ,  谢文兴 ,  后藤贤一 ,  吴志强

IPC: H01L21/336 ,  H01L29/78

CPC classification number: H01L21/823821

Abstract: 提供了形成具有优越的重复性和可靠性的半导体FinFET器件的方法和结构，所述方法和结构包括提供精确形成在半导体鳍下方的APT(抗穿通)层。在形成半导体鳍的材料形成之前，形成n型APT层和p型APT层。在一些实施例中，在精确设定位置的APT层和半导体鳍之间加入阻挡层。采用离子注入方法和外延生长方法在半导体衬底表面中形成适当掺杂的APT层。采用外延生长/沉积方法在APT层上方形成鳍材料。本发明提供了具有位于下方的嵌入式抗穿通层的FinFET方法和结构。

公开(公告)号：CN103094343A

公开(公告)日：2013-05-08

申请号：CN201210026680.5

申请日：2012-02-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 马哈维 ,  吴伟豪 ,  余宗兴 ,  刘佳雯 ,  沈泽民 ,  后藤贤一 ,  吴志强

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/0653 ,  H01L21/26586 ,  H01L21/76232 ,  H01L29/1033 ,  H01L29/1045 ,  H01L29/105 ,  H01L29/1095 ,  H01L29/167 ,  H01L29/66492 ,  H01L29/6659 ,  H01L29/66651 ,  H01L29/78 ,  H01L29/7833

Abstract: 在浅沟槽隔离(STI)结构之间设置的MOSFET包括在衬底表面上方形成的并在STI结构的向内延伸的突出件上方形成的外延硅层。因此，MOSFET的栅极宽度是外延硅层的宽度并大于STI结构之间的初始衬底表面的宽度。在先前掺杂的沟道上方形成外延硅层，并且该外延硅层在沉积时是未掺杂的。可以采用热活化操作来使掺杂剂杂质进入被外延硅层占据的晶体管沟道区内，但是在外延硅层与栅极电介质相交的沟道位置处掺杂剂浓度是最小的。本发明提供一种具有T形外延硅沟道的MOSFET结构。

公开(公告)号：CN102610642A

公开(公告)日：2012-07-25

申请号：CN201110299276.0

申请日：2011-09-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 后藤贤一 ,  吴志强

IPC: H01L29/78 ,  H01L29/10 ,  H01L21/336

CPC classification number: H01L29/66803 ,  G01N33/6893 ,  H01L29/785 ,  H01L2029/7857

Abstract: 本发明公开了一种在基板上形成半导体层的方法。该方法包括将半导体层图案化成鳍状结构。该方法包括在鳍状结构上方形成栅极介电层和栅电极层。该方法包括图案化栅极介电层和栅电极层，从而使得所形成的栅极结构包围鳍状结构的部分。该方法包括实施多个注入工艺，从而在鳍状结构中形成源极/漏极区域。实施多个注入工艺，从而使得鳍状结构中的掺杂轮廓是非均匀的，并且被栅极结构包围的鳍状结构的部分的第一区域具有比该鳍状结构的其他区域更轻的掺杂浓度级别。本发明还提供了一种非均匀沟道无结晶体管。